JPH03198405A - Ｆｍ復調回路 - Google Patents
Ｆｍ復調回路Info
- Publication number
- JPH03198405A JPH03198405A JP33960489A JP33960489A JPH03198405A JP H03198405 A JPH03198405 A JP H03198405A JP 33960489 A JP33960489 A JP 33960489A JP 33960489 A JP33960489 A JP 33960489A JP H03198405 A JPH03198405 A JP H03198405A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse width
- circuit
- input signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000035945 sensitivity Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 5
- 238000009966 trimming Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＦＭ復調回路に関し、特にＦＭ信号をこのＦ
Ｍ信号の周波数と対応した数のパルスに変換し復調する
パルスカウント方式のＦＭ復調回路に関する。
Ｍ信号の周波数と対応した数のパルスに変換し復調する
パルスカウント方式のＦＭ復調回路に関する。
従来のこの種の復調回路には、第１の例として第３図に
示すように、振幅制限器５．単安定マルチバイブレータ
ｌ、低減フィルタ４から構成されるものがある。
示すように、振幅制限器５．単安定マルチバイブレータ
ｌ、低減フィルタ４から構成されるものがある。
この回路の動作は、第４図の動作波形図に示すように、
入力ＦＭ信号■！の立上り時のゼロ交差点で一定のパル
ス幅τｄのパルス（ＭＭＯ） を発生させ、これを積分
することにより復調出力ｖ。
入力ＦＭ信号■！の立上り時のゼロ交差点で一定のパル
ス幅τｄのパルス（ＭＭＯ） を発生させ、これを積分
することにより復調出力ｖ。
Ｖｏ ＝Ｅ ｒｄｆｔＮ−−（１）
を得る構成となっている。ここで、Ｅは単安定マルチバ
イブレータｌの出力パルスＭＭＯの振幅、τｄはこの出
力パルスＭＭＯのパルス幅（入力ＦＭ信号■■ の周
波数ｆｌＮによらず一定）である。
イブレータｌの出力パルスＭＭＯの振幅、τｄはこの出
力パルスＭＭＯのパルス幅（入力ＦＭ信号■■ の周
波数ｆｌＮによらず一定）である。
が中心周波数に比べ非常に小さい狭帯域のＦＭ信号を扱
う場合には、復調感度が低いという欠点があった。
う場合には、復調感度が低いという欠点があった。
第５図は、上記の欠点を改善するために考案された回路
である（特願昭６１−１５０６２２参照）。
である（特願昭６１−１５０６２２参照）。
単安定マルチバイブレータｌの出力パルスは第３図の例
と全く同じである。
と全く同じである。
６は定電流源７Ａ、７Ｂを切換える切換回路であり、こ
の例では、入力となるパルスＭＭＯが高レベルの時、定
電流源７Ａが動作状態となり、定電流源７Ｂはオフでオ
ープン状態になる。また、入力のパルスＭＭＯが低レベ
ルのときはこの逆となる。
の例では、入力となるパルスＭＭＯが高レベルの時、定
電流源７Ａが動作状態となり、定電流源７Ｂはオフでオ
ープン状態になる。また、入力のパルスＭＭＯが低レベ
ルのときはこの逆となる。
従って、切換回路６の入力（ＭＭＯ）が低レベルのとき
には定電流源７Ｂにより容量素子Ｃ１の電荷が接地電位
点の方向に放電される。
には定電流源７Ｂにより容量素子Ｃ１の電荷が接地電位
点の方向に放電される。
容量素子Ｃ１の両電極間の電位は、クランプ回路８によ
り高電位側がある一定電位にクランプされる。
り高電位側がある一定電位にクランプされる。
一方、定電流源７人の出力電流Ｉｌと定電流源７Ｂの出
力電流Ｉ２とは、 １１＝ａ１１ ・・・・・・（
２）の関係を保つようになっている。
力電流Ｉ２とは、 １１＝ａ１１ ・・・・・・（
２）の関係を保つようになっている。
このように構成することで、容量素子ＣＩの電極間の電
位ｖｃは第６図の上から３段目のように変化する。
位ｖｃは第６図の上から３段目のように変化する。
９は一定電位■Ｒを与える電圧源であり、この一定電位
ｖＲをクランプ回路８で決まる電位よりわずかに低い値
にし、コンパレータ１０で波形整形を行う。これにより
得られる波形が第６図の最下段（ＣＯ）であり、このパ
ルスＣＯのパルス幅は（τｄ ａΔｔ）となる。
ｖＲをクランプ回路８で決まる電位よりわずかに低い値
にし、コンパレータ１０で波形整形を行う。これにより
得られる波形が第６図の最下段（ＣＯ）であり、このパ
ルスＣＯのパルス幅は（τｄ ａΔｔ）となる。
これを低域フィルタ４で積分すれば、
Ｖ□ ＝ Ｅ （（ａ ＋ １ ）τａ ｆｒＮａ ）
−−（３）で示される復調出力ｖｏを得ること
ができる。
−−（３）で示される復調出力ｖｏを得ること
ができる。
この場合の復調感度は、第１の例の（１）式に比べて（
ａ＋Ｘ）倍になることが分かる。
ａ＋Ｘ）倍になることが分かる。
上述した従来のＦＭ復調回路は、第１の例においてハ単
安定マルチバイブレータｌの出力パルスＭＭＯを直接低
域フィルタ４で積分する構成となっているので、復調感
度が低いという欠点があり、これを改善した第２の例に
おいては、容量素子Ｃ１の充電（電流Ｉｔ）及び放電（
電流Ｉｔ）を切換えてパルス幅を変換し積分する構成と
なっているので、容を累子Ｃ１や定電流源７Ａ＋７Ｂ等
の製造ばらつきにより、これらの容量値や電流値は士数
ｌＯチ変動するため、（３）式に示された係数ａも士数
１（ｌ変動し、実用に供するためにはこの係数ａを数チ
以内に抑える必要があり、このため集積回路のウェーハ
試験の段階で容量値や電流値を調整するためのトリミン
グ工程が必要になるという欠点がある。
安定マルチバイブレータｌの出力パルスＭＭＯを直接低
域フィルタ４で積分する構成となっているので、復調感
度が低いという欠点があり、これを改善した第２の例に
おいては、容量素子Ｃ１の充電（電流Ｉｔ）及び放電（
電流Ｉｔ）を切換えてパルス幅を変換し積分する構成と
なっているので、容を累子Ｃ１や定電流源７Ａ＋７Ｂ等
の製造ばらつきにより、これらの容量値や電流値は士数
ｌＯチ変動するため、（３）式に示された係数ａも士数
１（ｌ変動し、実用に供するためにはこの係数ａを数チ
以内に抑える必要があり、このため集積回路のウェーハ
試験の段階で容量値や電流値を調整するためのトリミン
グ工程が必要になるという欠点がある。
本発明の目的は、トリピンク工程を必々としないで高精
度、高復調感度を得ることができるＦＭ復調回路を提供
することにある。
度、高復調感度を得ることができるＦＭ復調回路を提供
することにある。
本発明のＦＭ復調回路は、入力信号の一周期の所定の時
点でこの入力信号の最高周波数のときの一周期より短い
一定のパルス幅の第１のパルスを発生する単安定マルチ
バイブレータと、前記第１のパルスの後縁から前記入力
信号の次の周期の同一時点まで前記人力信号よシ十分高
い周波数のクロックパルスをアップカウントした後、こ
のア。
点でこの入力信号の最高周波数のときの一周期より短い
一定のパルス幅の第１のパルスを発生する単安定マルチ
バイブレータと、前記第１のパルスの後縁から前記入力
信号の次の周期の同一時点まで前記人力信号よシ十分高
い周波数のクロックパルスをアップカウントした後、こ
のア。
ブカウントのカウント値と同一カウント１直だけダウン
カウントするカウンタ回路と、前記第１のパルスのパル
ス幅から前記カウンタ回路のダウンカウントの期間を引
いたパルス幅の第２のパルスを発生するパルス幅変換回
路と、このパルス幅変換回路の出力パルス全積分する積
分回路とを有している。
カウントするカウンタ回路と、前記第１のパルスのパル
ス幅から前記カウンタ回路のダウンカウントの期間を引
いたパルス幅の第２のパルスを発生するパルス幅変換回
路と、このパルス幅変換回路の出力パルス全積分する積
分回路とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すブロック図である。
この実施例は、入力信号ＩＮの一周期の立上りの時点で
この入力信号の最高周波数のときの一周期より短い一定
のパルス幅τｄの第ｘのパルスＭＭＯを発生する単安定
マルチバイブレータｌと、アップカウンタ２１及びカウ
ンタ制御回路２２とを備え、第１のパルスＭＭＯの後縁
から入力信号ＩＮの次の周期の立上り時点まで入力信号
ＩＮの周波数ｆＩＮより十分高い周波数ｆＣＫのクロッ
クパルスＣＫをアップカウントした後、このアップカウ
ントのカウント値と同一カウント値だけダウンカウント
するカウンタ回路２と、ＯＲ回％３１及びトグル型の７
リツプ７０．プ３２とを備え、第１のパルスＭＭＯのパ
ルス幅τｄからカウンタ回路１のダウンカウント（Δｔ
）の期間を引いたパルス幅（τｄ−Δｔ）の第２のパル
スＦＦＯを発生するパルス幅変換回路３と、このパルス
幅変換回路３の出力パルスを積分する積分回路の低域フ
ィルタ４とを有する構成となっている。
この入力信号の最高周波数のときの一周期より短い一定
のパルス幅τｄの第ｘのパルスＭＭＯを発生する単安定
マルチバイブレータｌと、アップカウンタ２１及びカウ
ンタ制御回路２２とを備え、第１のパルスＭＭＯの後縁
から入力信号ＩＮの次の周期の立上り時点まで入力信号
ＩＮの周波数ｆＩＮより十分高い周波数ｆＣＫのクロッ
クパルスＣＫをアップカウントした後、このアップカウ
ントのカウント値と同一カウント値だけダウンカウント
するカウンタ回路２と、ＯＲ回％３１及びトグル型の７
リツプ７０．プ３２とを備え、第１のパルスＭＭＯのパ
ルス幅τｄからカウンタ回路１のダウンカウント（Δｔ
）の期間を引いたパルス幅（τｄ−Δｔ）の第２のパル
スＦＦＯを発生するパルス幅変換回路３と、このパルス
幅変換回路３の出力パルスを積分する積分回路の低域フ
ィルタ４とを有する構成となっている。
次に、この実施例の動作について説明する。
第２図はこの実施例の動作を説明するための各部信号の
波形図である。
波形図である。
入力信号ＩＮは、振幅制御器により振幅制限されたＦＭ
信号（周波数ｆＩＮ＋周期Ｔ）、ＭＭＯは、入力信号Ｉ
Ｎの立上がりで立上がる単安定マルチバイブレータｌの
出力の第１のパルスを示す。この第１のパルスＭＭＯの
高レベルの時間幅、すなわちパルス幅はτｄであり、−
周期の残りの時間Δｔ （＝Ｔ−τｄ）では低レベルと
なる。
信号（周波数ｆＩＮ＋周期Ｔ）、ＭＭＯは、入力信号Ｉ
Ｎの立上がりで立上がる単安定マルチバイブレータｌの
出力の第１のパルスを示す。この第１のパルスＭＭＯの
高レベルの時間幅、すなわちパルス幅はτｄであり、−
周期の残りの時間Δｔ （＝Ｔ−τｄ）では低レベルと
なる。
ＰＥは、カウンタ制御回路２２より出力されるアップダ
ウンカウンタ２１のプリセットイネーブル信号である。
ウンカウンタ２１のプリセットイネーブル信号である。
ここでプリセットイネーブル信号ＰＥは、クロ、クパル
スＣＫ（周波数’ＣＫ ＋ ｆＣＫ＞ｆｔＮ）ヲタイム
ペースとし、第１のパルスＭＭＯが立下がる（後縁）毎
にパルス幅１／２ｆｃｘの短パルスを発生する。プリセ
ットイネーブル信号ＰＥが印加される毎にアップダウン
カウ／り２１は“０“にプリセットされる。
スＣＫ（周波数’ＣＫ ＋ ｆＣＫ＞ｆｔＮ）ヲタイム
ペースとし、第１のパルスＭＭＯが立下がる（後縁）毎
にパルス幅１／２ｆｃｘの短パルスを発生する。プリセ
ットイネーブル信号ＰＥが印加される毎にアップダウン
カウ／り２１は“０“にプリセットされる。
Ｃ１はクロックイネーブル信号であり、低レベルのとき
アップダウンカウンタ２１はカウント動作を行う。
アップダウンカウンタ２１はカウント動作を行う。
第２図ｔｌ＊ ”Ｚ＊ ’３にて示す時刻でのアップダ
ウンカウンタ２１の動作状態は第１表に示すとおりであ
る。
ウンカウンタ２１の動作状態は第１表に示すとおりであ
る。
第１表
この第１表の内容を要約すれば、単安定マルチバイブレ
ータ１の出力が低レベルを保持する期間Δｔ（＝Ｔ−τ
ｄ）の間はアップカウントし、次いで単安定マルチバイ
ブレータｌの出力が低レベルから高レベルになるとアッ
プカウント最終カウント値と同数のカウント値だけダウ
ンカウントし、カウント値が′ＸＯ“となった時点でパ
ルスＡＤＯを出力する。
ータ１の出力が低レベルを保持する期間Δｔ（＝Ｔ−τ
ｄ）の間はアップカウントし、次いで単安定マルチバイ
ブレータｌの出力が低レベルから高レベルになるとアッ
プカウント最終カウント値と同数のカウント値だけダウ
ンカウントし、カウント値が′ＸＯ“となった時点でパ
ルスＡＤＯを出力する。
パルスＡＤＯが出力されるとクロックイネーブルＣＩは
低レベルから高レベルになり、アップダウンカウンタ２
１はカウント動作を停止する。
低レベルから高レベルになり、アップダウンカウンタ２
１はカウント動作を停止する。
ＯＲＯはＯＲ回路３１の出力であり、ＦＦＯはフリップ
７０ツブ３２の出力Ｑ、ＦＦＯはその反転出力Ｑ、すな
わちパルス幅変換回路３により発生する第２のパルスを
示す。フリップフロップ３２の８端子にプリセットイネ
プル信号ＰＥが入力されるとＱ端子はセットされる。
７０ツブ３２の出力Ｑ、ＦＦＯはその反転出力Ｑ、すな
わちパルス幅変換回路３により発生する第２のパルスを
示す。フリップフロップ３２の８端子にプリセットイネ
プル信号ＰＥが入力されるとＱ端子はセットされる。
以上の説明から分かるとおり、パルス幅変換回路３から
の第２のパルスＦＦＯは、高レベルの期間が（τｄ−Δ
ｔ）となる。すなわち、カウンタ回路２及びパルス幅変
換回路３は、パルス幅τｄの単安定マルチバイブレータ
ｌの出力の第１のパルスＭＭＯを、時間（Δｔ＝Ｔ−τ
ｄ）によってパルス幅（τｄ−Δｔ）の第２のパルスＦ
ＦＯに変換する機能を有する。
の第２のパルスＦＦＯは、高レベルの期間が（τｄ−Δ
ｔ）となる。すなわち、カウンタ回路２及びパルス幅変
換回路３は、パルス幅τｄの単安定マルチバイブレータ
ｌの出力の第１のパルスＭＭＯを、時間（Δｔ＝Ｔ−τ
ｄ）によってパルス幅（τｄ−Δｔ）の第２のパルスＦ
ＦＯに変換する機能を有する。
この場合の復調出力ｖｏは、
＝Ｅ（２τｄｆｘＮ ｌ） ・・・・・
・（４）となり、これは（３）式においてａ＝１とした
場合に相当する。
・（４）となり、これは（３）式においてａ＝１とした
場合に相当する。
なお、ａ失ｌとするには、クロ、クパルスＣＫの周波数
ｆＣＫを、アップカウントのときとダウンカウントのと
きとで異なる値とすればよい。
ｆＣＫを、アップカウントのときとダウンカウントのと
きとで異なる値とすればよい。
以上説明したように本発明は、カウンタ回路とパルス幅
変換回路とにより単安定マルチバイブレータの出力パル
スのパルス幅τｄを、パルス幅（τｄ−Δｔ）に変換す
る構成とすることにより、カウンタ回路及びパルス幅変
換回路をディジタル回路で構成することができるので、
従来のようなトリスング工程が不要となると共に高精度
、高復調感度のＦＭ復調回路を得ることができる効果が
ある。
変換回路とにより単安定マルチバイブレータの出力パル
スのパルス幅τｄを、パルス幅（τｄ−Δｔ）に変換す
る構成とすることにより、カウンタ回路及びパルス幅変
換回路をディジタル回路で構成することができるので、
従来のようなトリスング工程が不要となると共に高精度
、高復調感度のＦＭ復調回路を得ることができる効果が
ある。
第１図及び第２図はそれぞれ本発明の一実施例を示すブ
ロック図及びこの実施例の動作を説明する九めの各部信
号の波形図、第３図及び第４図はそれぞれ従来のＦＭ復
調回路の第１の例を示すブ０ツク図及びこの例の動作を
説明するための各部第５図及び第６図はそれぞれ従来の
１１’Ｍ復調回路の第２の列を示すプｃｙツク図及びこ
の例の動作を説明するための各部信号の波形図でるる。 １・・・・・・単安定マルチバイブレータ、２・・・・
・・カウンタ回路、３・°・・・・パルス幅変換回路、
４・・・・・・低域フィルタ、５・・・・・・振幅制限
器、６・・・・・・切換回路、７Ａ＋７Ｂ・・・・・・
定電流源、８・・・・・・クランプ回路、９・・・・・
・Ｊ圧Ｒ１Ｉ Ｏ・・・・・・コンパレータ、２１・・
・・・・アップダウンカウンタ、２２・・−・・・カウ
ンタ制御回路、３１・・・・・・０几回路、３２・・・
・・・フリップフロップ、Ｃ１・・・・・・容量素子。
ロック図及びこの実施例の動作を説明する九めの各部信
号の波形図、第３図及び第４図はそれぞれ従来のＦＭ復
調回路の第１の例を示すブ０ツク図及びこの例の動作を
説明するための各部第５図及び第６図はそれぞれ従来の
１１’Ｍ復調回路の第２の列を示すプｃｙツク図及びこ
の例の動作を説明するための各部信号の波形図でるる。 １・・・・・・単安定マルチバイブレータ、２・・・・
・・カウンタ回路、３・°・・・・パルス幅変換回路、
４・・・・・・低域フィルタ、５・・・・・・振幅制限
器、６・・・・・・切換回路、７Ａ＋７Ｂ・・・・・・
定電流源、８・・・・・・クランプ回路、９・・・・・
・Ｊ圧Ｒ１Ｉ Ｏ・・・・・・コンパレータ、２１・・
・・・・アップダウンカウンタ、２２・・−・・・カウ
ンタ制御回路、３１・・・・・・０几回路、３２・・・
・・・フリップフロップ、Ｃ１・・・・・・容量素子。
Claims (1)
- 入力信号の一周期の所定の時点でこの入力信号の最高周
波数のときの一周期より短い一定のパルス幅の第１のパ
ルスを発生する単安定マルチバイブレータと、前記第１
のパルスの後縁から前記入力信号の次の周期の同一時点
まで前記入力信号より十分高い周波数のクロックパルス
をアップカウントした後、このアップカウントのカウン
ト値と同一カウント値だけダウンカウンとするカウンタ
回路と、前記第１のパルスのパルス幅から前記カウンタ
回路のダウンカウントの期間を引いたパルス幅の第２の
パルスを発生するパルス幅変換回路と、このパルス幅変
換回路の出力パルスを積分する積分回路とを有すること
を特徴とするＦＭ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33960489A JP2952916B2 (ja) | 1989-12-26 | 1989-12-26 | Ｆｍ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33960489A JP2952916B2 (ja) | 1989-12-26 | 1989-12-26 | Ｆｍ復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03198405A true JPH03198405A (ja) | 1991-08-29 |
| JP2952916B2 JP2952916B2 (ja) | 1999-09-27 |
Family
ID=18329059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33960489A Expired - Fee Related JP2952916B2 (ja) | 1989-12-26 | 1989-12-26 | Ｆｍ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2952916B2 (ja) |
-
1989
- 1989-12-26 JP JP33960489A patent/JP2952916B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2952916B2 (ja) | 1999-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2138362C (en) | Method and apparatus for extending the resolution of a sigma-delta type analog to digital converter | |
| JPH05111241A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0239133B2 (ja) | ||
| JPH03198405A (ja) | Ｆｍ復調回路 | |
| US4550308A (en) | Signal converting apparatus | |
| US3665216A (en) | Pulse width modulation detector | |
| SU1205065A1 (ru) | Преобразователь емкости в частоту | |
| SU836794A1 (ru) | Аналого-цифровой преобразователь | |
| KR900006664Y1 (ko) | 전압, 주파수 변환회로 | |
| JPH028350B2 (ja) | ||
| JPH0583007B2 (ja) | ||
| SU1270711A1 (ru) | Устройство дл контрол величины мгновенного значени переменных аналоговых сигналов | |
| JP2513285B2 (ja) | サンプリングパルス発生回路 | |
| US4377740A (en) | Initializing circuit arrangement for a counter circuit | |
| JPS6241464Y2 (ja) | ||
| SU1552377A1 (ru) | Преобразователь ток-частота с импульсной обратной св зью | |
| JPS62219818A (ja) | 電圧・パルス周期変換装置 | |
| SU1406491A1 (ru) | Цифровой универсальный измерительный прибор | |
| JPH0353180Y2 (ja) | ||
| JP2692385B2 (ja) | 周波数−直流変換回路 | |
| SU1168874A1 (ru) | Емкостный преобразователь | |
| JPS5738007A (en) | Fm demodulator | |
| JPH01273426A (ja) | デルタ変調器 | |
| JPS6372217A (ja) | 制御信号発生回路 | |
| JPS59156018A (ja) | パルス遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |