JPH03196542A - 半導体ウェーハのテスト方法 - Google Patents
半導体ウェーハのテスト方法Info
- Publication number
- JPH03196542A JPH03196542A JP33745289A JP33745289A JPH03196542A JP H03196542 A JPH03196542 A JP H03196542A JP 33745289 A JP33745289 A JP 33745289A JP 33745289 A JP33745289 A JP 33745289A JP H03196542 A JPH03196542 A JP H03196542A
- Authority
- JP
- Japan
- Prior art keywords
- test
- testing
- chips
- items
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 235000012431 wafers Nutrition 0.000 claims abstract description 43
- 238000009826 distribution Methods 0.000 claims abstract description 7
- 230000007547 defect Effects 0.000 claims description 8
- 230000002950 deficient Effects 0.000 description 19
- 238000000034 method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体ウェーハの試験方法、特にウェーハに形
成されたチップの電気特性の試験方法に関する。
成されたチップの電気特性の試験方法に関する。
半導体製造工程中、ウェーノ＼段階の最後において、形
成されたチップの良／不良の判定を行なう、この判定は
、通常複数個の項目について行ない、すべての項目に合
格すれば、そのチップを良品とする。ただし判定の工数
を減少するために、以下に説明するように全数・全項目
の測定をしないで省略化をはかつている０例えば４項目
；テス）１〜テスト４の試験を行なう場合において、１
０ット３０枚のウェーノ＼を試験するとすれば、先ず５
枚のテストを行ない、不良数が０であるテスト項目があ
り、その項目がテスト２だとすると、６枚目以降のウェ
ーノーについてはそのテストを省略し、テストｌ、テス
ト３．テスト４の順にテストをするだけとする。
成されたチップの良／不良の判定を行なう、この判定は
、通常複数個の項目について行ない、すべての項目に合
格すれば、そのチップを良品とする。ただし判定の工数
を減少するために、以下に説明するように全数・全項目
の測定をしないで省略化をはかつている０例えば４項目
；テス）１〜テスト４の試験を行なう場合において、１
０ット３０枚のウェーノ＼を試験するとすれば、先ず５
枚のテストを行ない、不良数が０であるテスト項目があ
り、その項目がテスト２だとすると、６枚目以降のウェ
ーノーについてはそのテストを省略し、テストｌ、テス
ト３．テスト４の順にテストをするだけとする。
上記に述べた方法は、ウェー／＼がロットとして均一に
生産されるものと仮定し、テスト項目について最初の数
枚のウェー／＼につし）て不良品が生じないならば、他
のウェー／＼につｌ、％ても同様にその項目については
不良品が生じなし）と緑１う予想に基づいている。
生産されるものと仮定し、テスト項目について最初の数
枚のウェー／＼につし）て不良品が生じないならば、他
のウェー／＼につｌ、％ても同様にその項目については
不良品が生じなし）と緑１う予想に基づいている。
しかし、現実にはロフトの均一性が保たれない場合には
、上記方法では、テスト項目の省略があるので不良チッ
プが良品として分類される欠点がある。最初の基準とす
る枚数を例えば５枚を１０枚と数を多くすれば、不良チ
ップが混在する危険は少なくなるが、省力化の効果は少
ない。
、上記方法では、テスト項目の省略があるので不良チッ
プが良品として分類される欠点がある。最初の基準とす
る枚数を例えば５枚を１０枚と数を多くすれば、不良チ
ップが混在する危険は少なくなるが、省力化の効果は少
ない。
本発明は、現実のロフトの均一性あるいは不均一性に着
目して、テストにより不良チップが混入することがなく
、シかも工数を減少することのできる半導体ウェーハの
テスト方法を提供することにある。
目して、テストにより不良チップが混入することがなく
、シかも工数を減少することのできる半導体ウェーハの
テスト方法を提供することにある。
本発明の方法は、ウェーハを複数個の領域に分類し、各
領域におけるテスト項目別のチップ不良数分布の推定を
少数のウェーハについて行なう段階と、＃記推定から各
領域につきチップのテスト順を不良数の多い項目順に定
めて、チップのテストを行ない良／不良の判定を行なう
段階とからなるものである。
領域におけるテスト項目別のチップ不良数分布の推定を
少数のウェーハについて行なう段階と、＃記推定から各
領域につきチップのテスト順を不良数の多い項目順に定
めて、チップのテストを行ない良／不良の判定を行なう
段階とからなるものである。
半導体装置製造においては、ａｌｏ枚のウェーハをまと
めて、１０ツトとして各種工程を経て、最終のウェーハ
処理段階として、ウェーハ上のチップの良／不良の判定
を行なうのが一般である。したがって、ウェーハ間での
バラツキが少ないことが予想される。しかしウェーハの
ウェーハ面の位置において特定のテスト項目について、
不良がかたよって発生する傾向が多い０本発明では、ウ
ェーハの各領域ごとに、あらかじめチップ不良数分布を
推定し、不良品を早く判定するように、テスト項目順を
定める。
めて、１０ツトとして各種工程を経て、最終のウェーハ
処理段階として、ウェーハ上のチップの良／不良の判定
を行なうのが一般である。したがって、ウェーハ間での
バラツキが少ないことが予想される。しかしウェーハの
ウェーハ面の位置において特定のテスト項目について、
不良がかたよって発生する傾向が多い０本発明では、ウ
ェーハの各領域ごとに、あらかじめチップ不良数分布を
推定し、不良品を早く判定するように、テスト項目順を
定める。
以下、図面を参照して１本発明の一実施例につき説明す
る。テストは４つのテスト項目に行なうものとし、１０
ット３０枚のウェーハ上のチップのテストを行なう、１
枚目のウェー／＼は第２図に示すように、テストｌ、テ
スト２．テスト３．テスト４の順番でテストを行なう６
次にウェーハ上を第１図に示すように同心円状の４つの
領域に分割し、各テスト項目で不良と判定されたチップ
数の総計を各領域ごとに集計する。集計結果をもとに２
枚目以降のウェーハは、各領域ごとにテスト項目の順番
を変更してテストを行なう。
る。テストは４つのテスト項目に行なうものとし、１０
ット３０枚のウェーハ上のチップのテストを行なう、１
枚目のウェー／＼は第２図に示すように、テストｌ、テ
スト２．テスト３．テスト４の順番でテストを行なう６
次にウェーハ上を第１図に示すように同心円状の４つの
領域に分割し、各テスト項目で不良と判定されたチップ
数の総計を各領域ごとに集計する。集計結果をもとに２
枚目以降のウェーハは、各領域ごとにテスト項目の順番
を変更してテストを行なう。
１枚目が第４図に示すテスト結果であったとき、２枚目
以降は以下の手順によってテスト項目の順番を変更して
テストを行なう、領域１内のチップでテストにより不良
と判定されたもののうちテスト２で不良となったものが
最も多く、テスト２についで不良チップの多い項目は、
テスト４．テスト１．テスト３の順序である。そこで、
２枚目以降のウェーハの領域１内のチップのテストは第
３図に示すように、！枚目の測定で不良項目の多い順に
、テスト２．テスト４．テスト１．テスト３の順番でテ
ストを行なう、領域２〜４のチップも、同様にして、各
領域ごとに１枚目のテストで不良の多かったテスト項目
順により２枚目以降のテストを行なう。
以降は以下の手順によってテスト項目の順番を変更して
テストを行なう、領域１内のチップでテストにより不良
と判定されたもののうちテスト２で不良となったものが
最も多く、テスト２についで不良チップの多い項目は、
テスト４．テスト１．テスト３の順序である。そこで、
２枚目以降のウェーハの領域１内のチップのテストは第
３図に示すように、！枚目の測定で不良項目の多い順に
、テスト２．テスト４．テスト１．テスト３の順番でテ
ストを行なう、領域２〜４のチップも、同様にして、各
領域ごとに１枚目のテストで不良の多かったテスト項目
順により２枚目以降のテストを行なう。
チップの特性のばらつきは製造工程での処理のばらつき
によって生ずるものである。１０ット３０枚のウェーハ
は工程により１つの装置内で３０枚まとめて、あるいは
連続的に処理されるために、ロット間で特性のばらつき
が生じてもウェーハ間で特性のばらつきは少ない、した
がって同一ロット内のウェーハであれば、チップの特性
のばらつきは同じであり、テストで不良となる項目も同
じである。そのために本実施例に示したように、１枚目
のウェーハのテスト結果のみにもとづいて２枚目以降の
テストのテスト項目の順番を決定しても、それがテスト
時間短縮のための最適な順番であることは明らかである
０以上のようにして、従来技術例と比較して本発明では
テスト項目を省略することなく、しかも、不良品は最も
早い時点で不良品と判定されるので、テスト時間短縮の
効果を得ることができる。
によって生ずるものである。１０ット３０枚のウェーハ
は工程により１つの装置内で３０枚まとめて、あるいは
連続的に処理されるために、ロット間で特性のばらつき
が生じてもウェーハ間で特性のばらつきは少ない、した
がって同一ロット内のウェーハであれば、チップの特性
のばらつきは同じであり、テストで不良となる項目も同
じである。そのために本実施例に示したように、１枚目
のウェーハのテスト結果のみにもとづいて２枚目以降の
テストのテスト項目の順番を決定しても、それがテスト
時間短縮のための最適な順番であることは明らかである
０以上のようにして、従来技術例と比較して本発明では
テスト項目を省略することなく、しかも、不良品は最も
早い時点で不良品と判定されるので、テスト時間短縮の
効果を得ることができる。
チップの特性のばらつきは同一ウェーハ内であっても、
チップの位置によっても生じる。特に大口径のウェーハ
では製造工程でウェーハの面内な均一に処理することが
困難であり、中心部と外周部で特性のばらつきが生じる
ことが多い、したがって第１図に示すように、各領域を
同心円に選び、テスト順序を不良数分布を基に設定する
ことによって、不良品の判定が早期にできる。
チップの位置によっても生じる。特に大口径のウェーハ
では製造工程でウェーハの面内な均一に処理することが
困難であり、中心部と外周部で特性のばらつきが生じる
ことが多い、したがって第１図に示すように、各領域を
同心円に選び、テスト順序を不良数分布を基に設定する
ことによって、不良品の判定が早期にできる。
Ｌ記の実施例では、ウェーハを中心部と円周部と同心的
に領域を定めた。さらに製造条件を細かく分類する意味
で、縦横の領域に分割すれば、ウェーハの上下または左
右で特性がばらついている場合に対処できる。第５図で
は、第１図の領域ｌはそのままにし、領域２，３．４を
各々４つの領域にわけ、全体として１３の領域とした例
である。
に領域を定めた。さらに製造条件を細かく分類する意味
で、縦横の領域に分割すれば、ウェーハの上下または左
右で特性がばらついている場合に対処できる。第５図で
は、第１図の領域ｌはそのままにし、領域２，３．４を
各々４つの領域にわけ、全体として１３の領域とした例
である。
なお、実施例では各領域のチップ不良数分布を推定する
のに、１枚のウェーｌ＼につｌ、Ｘて行なったが、１枚
でなく、２枚と数を増加して、推定確度を増加するよう
にしてもよＩ／１゜〔発明の効果〕 以上説明したように、本発明は被測定チップのウェーハ
上の位置に応じてテスト項目の順番を変化させてテスト
を行なうもので、テスト項目を省略しないので、不良品
が良品と判断されることがない、しかも、ウェーハ面内
を複数の領域に分割し、各領域ごとにテスト項目の順番
を変更して不良の多いテスト項目より順番にテストする
ので、早期に不良品が判定できるので、テスト時間を短
縮できる効果が大きい、特にチップ内の素子のばらつき
が多い場合、従来方法では殆ど時間短縮が不可能であっ
たが、その場合でも本発明はテスト時間を短縮できる効
果がある。
のに、１枚のウェーｌ＼につｌ、Ｘて行なったが、１枚
でなく、２枚と数を増加して、推定確度を増加するよう
にしてもよＩ／１゜〔発明の効果〕 以上説明したように、本発明は被測定チップのウェーハ
上の位置に応じてテスト項目の順番を変化させてテスト
を行なうもので、テスト項目を省略しないので、不良品
が良品と判断されることがない、しかも、ウェーハ面内
を複数の領域に分割し、各領域ごとにテスト項目の順番
を変更して不良の多いテスト項目より順番にテストする
ので、早期に不良品が判定できるので、テスト時間を短
縮できる効果が大きい、特にチップ内の素子のばらつき
が多い場合、従来方法では殆ど時間短縮が不可能であっ
たが、その場合でも本発明はテスト時間を短縮できる効
果がある。
第１図は本発明の一実施例のウェーハ領域の分類を示す
図、第２図は実施例の１枚目のウェーハのテストフロー
、第３図は２枚目以降のウェーハのテストフロー例、第
４図は１枚目のウェーハの各領域のチップ不良数分布、
第５図は別の実施例のウェーハ領域の分類を示す図であ
る。 ■〜■々勢坊゛
図、第２図は実施例の１枚目のウェーハのテストフロー
、第３図は２枚目以降のウェーハのテストフロー例、第
４図は１枚目のウェーハの各領域のチップ不良数分布、
第５図は別の実施例のウェーハ領域の分類を示す図であ
る。 ■〜■々勢坊゛
Claims (1)
- ウェーハを複数個の領域に分類し、各領域におけるテス
ト項目別のチップ不良数分布の推定を少数のウェーハに
ついて行なう段階と、前記推定から各領域につきチップ
のテスト順を不良数の多い項目順に定めて、チップのテ
ストを行ない良／不良の判定を行なう段階とからなる半
導体ウェーハのテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33745289A JPH03196542A (ja) | 1989-12-25 | 1989-12-25 | 半導体ウェーハのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33745289A JPH03196542A (ja) | 1989-12-25 | 1989-12-25 | 半導体ウェーハのテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03196542A true JPH03196542A (ja) | 1991-08-28 |
Family
ID=18308770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33745289A Pending JPH03196542A (ja) | 1989-12-25 | 1989-12-25 | 半導体ウェーハのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03196542A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401532B1 (ko) * | 1996-12-30 | 2003-12-24 | 주식회사 하이닉스반도체 | 웨이퍼의 롱 사이클 테스트 장치 및 방법 |
-
1989
- 1989-12-25 JP JP33745289A patent/JPH03196542A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100401532B1 (ko) * | 1996-12-30 | 2003-12-24 | 주식회사 하이닉스반도체 | 웨이퍼의 롱 사이클 테스트 장치 및 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100499057C (zh) | 晶片检测方法 | |
| US8009895B2 (en) | Semiconductor wafer analysis system | |
| US4875002A (en) | Method of testing semiconductor wafers | |
| US7386420B2 (en) | Data analysis method for integrated circuit process and semiconductor process | |
| JP2007188968A (ja) | ウエーハマップデータの解析方法および解析プログラム | |
| US6992499B2 (en) | Test method and test apparatus for semiconductor device | |
| JPH03196542A (ja) | 半導体ウェーハのテスト方法 | |
| CN113725112B (zh) | 晶圆检测方法、系统和检测机台 | |
| TWI220545B (en) | Test method of dynamic procedure for semiconductor chip | |
| US6764866B1 (en) | System and method for qualifying multiple device under test (DUT) test head | |
| JP2004266017A (ja) | 半導体ウエハの検査方法 | |
| US6931297B1 (en) | Feature targeted inspection | |
| JPH08274139A (ja) | 半導体装置の試験方法 | |
| CN113496908B (zh) | 半导体器件的检测方法、半导体器件及电子设备 | |
| JPH079379Y2 (ja) | Ｉｃウエハ試験用自動プローバ | |
| TW202324303A (zh) | 引線框架的瑕疵檢測方法 | |
| TWI272688B (en) | Frequency-domain mask, and its realizing method, test method using the same to inspect repeated pattern defects | |
| JP3114753B2 (ja) | Ｌｓｉテスト方法 | |
| KR0180213B1 (ko) | 반도체 테스트에서의 데이터 검증 방법 | |
| JP2969822B2 (ja) | 半導体装置の製造管理システム | |
| JPH01282478A (ja) | 物品検査方法 | |
| JPS6010716A (ja) | 半導体ウエ−ハ試験方法 | |
| JPH03214081A (ja) | 半導体集積回路のテスト方法 | |
| JPH01116460A (ja) | 電子装置の検査方法 | |
| TW202410230A (zh) | 晶圓光學檢測方法及晶圓光學檢測裝置 |