JPH03191486A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータに関し、特に特有の情報
が記憶されている読み出し専用の記憶回路を有するマイ
クロコンピュータに関する。

〔従来の技術〕

従来、この種のマイクロコンピュータは、通常の動作モ
ードにおいて内蔵ＲＯＭのデータを直接外部に出力する
ことができず、内蔵ＲＯＭのデータを外部端子に出力す
る場合、ある特定の外部端子からの入力信号により内蔵
ＲＯＭのデータをテストするための特殊なモードに設定
し、内蔵ＲＯＭの任意のセルを選択するためのアドレス
データを外部端子から入力することにより外部端子への
内蔵ＲＯＭのデータ出力を行っていた。

〔発明が解決しようとする課題〕

上述した従来のマイクロコンピュータは、通常の動作モ
ードにおいて内蔵ＲＯＭのデータを外部端子に直接出力
させることができず、この内蔵ＲＯＭのデータを外部へ
読み出すには特殊なテストモードに設定して行う構成と
なっているので、内蔵ＲＯＭに、このマイクロコンピュ
ータ特有の情報、例えば機種コード、回路版数等の情報
が記憶されていても、通常の応用システムではこの特有
の情報を読み出して利用することができず、適用範囲が
限定されるという欠点がある。

本発明の目的は、内蔵ＲＯＭに記憶されている特有の情
報を読み出すことができ、適用範囲を拡大することがで
きるマイクロコンピュータを提供することにある。

〔課題を解決するための手段〕

本発明のマイクロコンピュータは、外部からのリセット
信号に従って制御信号を発生すると共に、外部ヘリセッ
ト・アクノリッジ信号を出力する制御手段と、特定のア
ドレスに特有の情報を記憶しておき前記制御信号により
この特定のアドレスに記憶されている特有の情報を読み
出す読み出し専用の記憶回路と、この記憶回路から読み
出された特有の情報を外部へ出力する手段とを有してい
る。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第１の実施例を示すブロック図である
。

この実施例は、動作開始時に外部からのリセット信号Ｒ
３Ｔ及びクロック信号ＣＬＫに従って制御信号ＣＮＴを
発生すると共に、外部ヘリセット・アクノリッジ信号Ｒ
３ＡＫを出力する制御回路１と、特定のアドレスにこの
マイクロコンピュータ特有の情報（機種コードや回路版
数等）を記憶しておき、制御信号ＣＮＴに従ってこの特
定のアドレスに記憶されている特有の情報を読み出すＲ
ＯＭ２と、このＲＯＭ２から読み出された特有の情報を
外部へ出力すると共に、通常の動作時に各種データ及び
信号の入出力を行う人出力バッファ３と、通常の動作の
制御、処理を行うＣＰＵ４、周辺回路５及びデータバス
６、アドレスバス７、コントロールバス８とを有する構
成となっている。

第２図はこの実施例のマイクロコンピュータ（１０）を
組み込んだシステムのブロック図である。

ＲＯＭ２の出力データの人出力バッファ３を介してシス
テムバス２４Ａ、さらにデータバス２５へ出力される。

デコーダ２２はマイクロコンピュータ１０からのリセッ
ト・アクノリッジ信号ＲＳＡＫにより、データバス２５
からのデータをデコードして得られたセレクト信号ＳＬ
をラッチする。

セレクタ２３はセレクト信号ＳＬによりシステムバス２
４Ａに対し、システムバス２４Ｂあるいはシステムバス
２４ｃにいずれか一方を接続する。

このようにして、ＲＯＭ２から読み出された特有の情報
に従って外部回路を切換えて使用することができるので
、本発明によるマイクロコンピュータの適用範囲を拡大
することができる。

第３図は本発明の第２の実施例を示すブロック図である
。

この実施例は、ＣＰＵ４＾及びデコーダ９により、ＲＯ
Ｍ２Ａの特定のアドレスに記憶されているこのマイクロ
コンピュータ特有の情報を読み出すようにしたものであ
る。

ＣＰ　Ｕ　４　Ａにリセット信号Ｒ３Ｔが入力されると
ＣＰ　Ｕ　４　Ａはあらかじめ用意されたリセット後の
スタート・アップのためのマイクロプログラムを実行す
る。このとき、デコーダ９をアドレスバス７を介して選
択し、その出力のセレクト信号ＳＳによってＲＯＭ　２
　Ａをアクセスする。

一方、ＣＰ　Ｕ　４　Ａはリセット・アクノリッジ信号
Ｒ３ＡＫを出力し、このリセット・アクノリッジ信号Ｒ
３ＡＫに同期して外部回路に対してＲＯＭ２＾のデータ
を出力する。

〔発明の効果〕

以上説明したように本発明は、外部からのリセット信号
入力によってＲＯＭの特定アドレスの特有の情報を外部
へ出力する構成とすることにより、リセット信号入力に
よるマイクロコンピュータの動作開始時に、機種コード
、回路版数情報などそのマイクロコンピュータ特有の情
報を外部回路が得ることができ、その情報に従って外部
回路を切り換えて使用することができるので、例えば、
単一の外部回路上で、端子配列、動作の異なる複数のマ
イクロコンピュータを動作させることが可能となり、マ
イクロコンピュータの適用範囲を拡大することができる
効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図に示された実施例を適用したマイクロコンピ
ュータを組み込んだシステムのブロック図、第３図は本
発明の第２の実施例を示すブロック図である。 １・・・制御回路、２，２Ａ・・・ＲＯＭ、３・・・人
出力バッファ、４，４Ａ・・・ＣＰＵ、５・・・周辺回
路、６・データバス、７・・・アドレスバス、８・・・
コントロールバス、９・・・デコーダ、１０・・・マイ
クロコンピュータ、２１・・・リセット信号発生回路、
２２・・・デコーダ、２３・・・セレクタ、２４Ａ〜２
４ｃ・・・システムバス、２５・・・データバス。

Claims (1)

【特許請求の範囲】
1. 外部からのリセット信号に従って制御信号を発生すると
   共に、外部へリセット・アクノリッジ信号を出力する制
   御手段と、特定のアドレスに特有の情報を記憶しておき
   前記制御信号によりこの特定のアドレスに記憶されてい
   る特有の情報を読み出す読み出し専用の記憶回路と、こ
   の記憶回路から読み出された特有の情報を外部へ出力す
   る手段とを有することを特徴とするマイクロコンピュー
   タ。