JPH0317463Y2 - - Google Patents

Description

【考案の詳細な説明】 技術分野 本考案は、音響機器などに用いられる遅延回路
のサーボ回路に関する。

背景技術 第１図は、或る提案されたアナログ遅延回路の
ブロツク図である。ローパスフイルタ回路１にお
いて、抵抗Ｒ１の一端にはアナログ信号が与えら
れ、抵抗Ｒ１の他端は抵抗Ｒ３を介して演算増幅
器５の反転入力端子に接続される。また抵抗Ｒ１
の他端は、抵抗Ｒ２を介して演算増幅器５の出力
端子に接続され、コンデンサＣ１を介して接地さ
れる。演算増幅器５の反転入力端子とその出力端
子とには、コンデンサＣ２が接続される。演算増
幅器５の非反転入力端子には、電圧VBが与えら
れる。演算増幅器５の出力端子は、電荷結合型の
アナログ遅延素子２に接続される。このアナログ
遅延素子２は、一般にCCTと呼ばれる。CCTは
Charge Coupled、Transferの略称である。また
アナログ遅延素子２には、クロツク発振器および
クロツクドライバ回路を有するクロツク回路４か
らのクロツク信号が与えられる。アナログ遅延素
子２の出力信号は、コンデンサＣ３を介してロー
パスフイルタ回路３に与えられ、ローパスフイル
タ回路３でその出力信号に含まれるクロツク信号
成分が取り除かれる。

入力端子Ａ１に与えられたアナログ信号は、ロ
ーパスフイルタ回路１で高周波分が取り除かれ、
アナログ遅延素子２に与えられる。またアナログ
遅延素子２に与えられるアナログ信号には直流バ
イアスを印加する必要があるので、ローパスフイ
ルタ回路１の演算増幅器５の非反転入力端子には
直流電圧VBが印加される。この直流電圧VBは、
演算増幅器５とアナログ遅延素子２とのバイアス
電圧となり、一定である。

このようなアナログ遅延素子２に与えられる動
作可能な直流バイアス電圧には上限と下限とがあ
り、その範囲を越えると通過信号が歪んだり、レ
ベルが小さくなり本来の動作をすることができな
くなる。またアナログ遅延素子の特性としては、
入出力間の直流オフセツト電圧が温度変化により
大幅に変動するという問題がある。すなわち第１
図に示す回路構成では、最適直流バイアス電圧を
一旦設定しても周囲温度の変化や自己発熱などで
特性悪化を起こす場合があり、使用可能な温度条
件が狭範囲であつた。

目 的 本考案の目的は、前述の技術的課題を解決し、
動作温度範囲を広げ低価格で実現することができ
るアナログ遅延回路を提供することである。

考案の構成 本考案は、 (a) 直流バイアス電圧に重畳されるアナログ信号
を、遅延させ、温度に依存して入出力間の直流
オフセツト電圧が温度変化によつて変動するア
ナログ遅延素子７と、 (b) アナログ遅延素子７の出力に直列に接続さ
れ、遅延されたアナログ信号を導出するカツプ
リングコンデンサＣ６と、 (c) 遅延されるべきアナログ信号の高周波成分を
取り除くローパスフイルタ回路６であつて、 (c1) 前記遅延されるべきアナログ信号が入力
される入力端子Ａ１と、 (c2) 演算増幅器５と、 (c3) 入力端子Ａ１に直列に接続される第１抵
抗Ｒ４と、 (c4) 第１抵抗Ｒ４と演算増幅器５の反転入力
端子との間に介在される第２抵抗Ｒ５と、 (c5) 演算増幅器５の反転入力端子と出力端子
との間に接続される第１コンデンサＣ４と、 (c6) 第１および第２抵抗Ｒ４，Ｒ５の接続点
Ｐに一端が接続され、他端が接地される第２
コンデンサＣ５と、 (c7) 演算増幅器５の非反転入力端子に直流電
圧VBを与える電源とを含み、 (c8) 演算増幅器５の出力を、アナログ遅延素
子７に与える、そのようなローパスフイルタ
回路６と、 (d) 第３および第４抵抗Ｒ７，Ｒ８が直列に接続
されて構成される直列回路であつて、この直列
回路は、アナログ遅延素子７の出力と、第１お
よび第２抵抗Ｒ４，Ｒ５の前記接続点Ｐとの間
に介在される、そのような直列回路と、 (e) 第３および第４抵抗Ｒ７，Ｒ８の接続点に一
端が接続され、他端が接地される第３コンデン
サＣ７とを含むことを特徴とするアナログ遅延
回路である。

実施例 第２図は、本考案の一実施例の電気的構成を示
すブロツク図である。ローパスフイルタ回路６に
おいて、抵抗Ｒ４の一端にはアナログ信号が与え
られ、抵抗Ｒ４の他端は抵抗Ｒ５を介して演算増
幅器１０の反転入力端子に接続される。また抵抗
Ｒ４の他端は、抵抗Ｒ６を介して演算増幅器１０
の出力端子に接続され、コンデンサＣ５を介して
接地される。演算増幅器１０の反転入力端子とそ
の出力端子とには、コンデンサＣ４が接続され
る。演算増幅器１０の非反転入力端子には、電圧
VBが与えられる。抵抗Ｒ４と抵抗Ｒ５との接続
点Ｐは、ローパスフイルタ回路１４の抵抗Ｒ７の
一端に接続される。抵抗Ｒ７の他端は、コンデン
サＣ７を介して接地され、また抵抗Ｒ８を介して
アナログ遅延素子７とカツプリングコンデンサＣ
６との接続点に接続される。演算増幅器１０の出
力端子は、アナログ遅延素子７に接続される。ま
たアナログ遅延素子７には、クロツク発振器およ
びクロツクドライバ回路を有するクロツク回路９
からのクロツク信号が与えられる。アナログ遅延
素子７の出力信号は、コンデンサＣ６を介してロ
ーパスフイルタ回路８に与えられる。

入力端子Ａ１に与えられたアナログ信号は、ロ
ーパスフイルタ回路６で高周波分が取り除かれ、
アナログ遅延素子７に与えられる。アナログ遅延
素子７は、クロツク回路９からのクロツク信号に
同期して動作し、クロツク信号の周波数により遅
延時間が設定され、受信したアナログ信号を遅延
させる。アナログ遅延素子で遅延されたアナログ
信号は、カツプリングコンデンサＣ６を介してロ
ーパスフイルタ回路８に与えられ、クロツク信号
が取り除かれる。これによつて入力端子Ａ１に与
えられたアナログ信号は、予め設定された時間だ
け遅延され、出力端子Ｂ２から送出される。

一方、アナログ遅延素子７からのアナログ信号
は、ローパスフイルタ回路１４の抵抗Ｒ８に与え
られる。ローパスフイルタ回路１４では、アナロ
グ信号成分が取り除かれ、直流成分として抵抗Ｒ
７を介してローパスフイルタ回路６の接続点Ｐに
与えられる。アナログ遅延素子７には動作可能な
直流バイアス電圧の上限値および下限値があり、
その直流バイアス電圧は、演算増幅器１０の非反
転入力端子に印加される一定の直流電圧VBに関
連して予め設定される。また直流電圧VBは、演
算増幅器１０のバイアス電圧にもなつている。

ここでたとえば温度が変化してアナログ遅延素
子７の出力直流電位が上昇しようとすると、ロー
パスフイルタ回路１４でアナログ信号成分が取り
除かれた直流成分は、ローパスフイルタ回路６に
与えられ、演算増幅器１０で反転され、アナログ
遅延素子７の入力側直流動作点電位を下げようと
する。したがつてアナログ遅延素子７は、動作可
能な直流バイアス電圧の範囲で遅延動作が行なわ
れるため通過信号の歪の発生を防ぐことができ
る。

アナログ遅延素子７は、ローパスフイルタ回路
６から入力されるアナログ信号を遅延させるもの
であつて、温度に依存して入出力間の直流オフセ
ツト電圧が温度変化によつて変動する。このロー
パスフイルタ回路６における抵抗Ｒ６は省略され
得る。

効 果 以上のように本考案によれば、温度変化による
動作直流バイアス電圧の変動を押さえることがで
き、広範囲の温度において安定な動作を可能とす
る。

また本考案によれば、カツプリングコンデンサ
Ｃ６を介して、アナログ遅延素子７から導出され
る直流成分が重畳されたアナログ信号から、アナ
ログ信号だけを導出するようにしたので、このア
ナログ遅延素子７の出力に含まれている直流成分
の除去を極めて容易に行うことができる。

また本考案によれば、アナログ遅延素子７から
導出される直流成分を含むアナログ信号を、第１
および第２抵抗Ｒ４，Ｒ５と、コンデンサＣ７と
を含むローパスフイルタ回路１４によつて、アナ
ログ信号を除去し、その直流成分を、アナログ遅
延素子７の前段に設けてあるローパスフイルタ回
路６に戻すようにしているので、アナログ遅延素
子７の入出力間の温度に依存して変動する直流オ
フセツト電圧を確実に除去することが可能であ
り、したがつて上述のように広範囲の温度におい
て安定な動作を可能とする。

【図面の簡単な説明】

第１図は或る提案されたアナログ遅延回路のブ
ロツク図、第２図は本考案の一実施例のブロツク
図である。 ６，８，１４……ローパスフイルタ回路、７…
…アナログ遅延素子、９……クロツク回路、Ａ１
……入力端子、Ｂ２……出力端子。

Claims (1)

1. 【実用新案登録請求の範囲】 (a) 直流バイアス電圧に重畳されるアナログ信号
   を、遅延させ、温度に依存して入出力間の直流
   オフセツト電圧が温度変化によつて変動するア
   ナログ遅延素子７と、 (b) アナログ遅延素子７の出力に直列に接続さ
   れ、遅延されたアナログ信号を導出するカツプ
   リングコンデンサＣ６と、 (c) 遅延されるべきアナログ信号の高周波成分を
   取り除くローパスフイルタ回路６であつて、 (c1) 前記遅延されるべきアナログ信号が入力
   される入力端子Ａ１と、 (c2) 演算増幅器５と、 (c3) 入力端子Ａ１に直列に接続される第１抵
   抗Ｒ４と、 (c4) 第１抵抗Ｒ４と演算増幅器５の反転入力
   端子との間に介在される第２抵抗Ｒ５と、 (c5) 演算増幅器５の反転入力端子と出力端子
   との間に接続される第１コンデンサＣ４と、 (c6) 第１および第２抵抗Ｒ４，Ｒ５の接続点
   Ｐに一端が接続され、他端が接地される第２
   コンデンサＣ５と、 (c7) 演算増幅器５の非反転入力端子に直流電
   圧VBを与える電源とを含み、 (c8) 演算増幅器５の出力を、アナログ遅延素
   子７に与える、そのようなローパスフイルタ
   回路６と、 (d) 第３および第４抵抗Ｒ７，Ｒ８が直列に接続
   されて構成される直列回路であつて、この直列
   回路は、アナログ遅延素子７の出力と、第１お
   よび第２抵抗Ｒ４，Ｒ５の前記接続点Ｐとの間
   に介在される、そのような直列回路と、 (e) 第３および第４抵抗Ｒ７，Ｒ８の接続点に一
   端が接続され、他端が接地される第３コンデン
   サＣ７とを含むことを特徴とするアナログ遅延
   回路。