JPH03171852A - データ伝送装置 - Google Patents
データ伝送装置Info
- Publication number
- JPH03171852A JPH03171852A JP1311262A JP31126289A JPH03171852A JP H03171852 A JPH03171852 A JP H03171852A JP 1311262 A JP1311262 A JP 1311262A JP 31126289 A JP31126289 A JP 31126289A JP H03171852 A JPH03171852 A JP H03171852A
- Authority
- JP
- Japan
- Prior art keywords
- data
- microprocessor
- transmission
- control line
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 70
- 230000002457 bidirectional effect Effects 0.000 claims description 41
- 238000010586 diagram Methods 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
- G06F9/3881—Arrangements for communication of instructions and data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bidirectional Digital Transmission (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロプロセッサ間におけるデータの授
受に用いられるデータ伝送装置に関するものである。
受に用いられるデータ伝送装置に関するものである。
第５図は例えば特開昭６０−２１４１３８号公報に示さ
れた従来のマイクロプロセッサ間のデータ伝送装置を示
し、■はマスタマイクロプロセッサ、２はスレーブマイ
クロプロセッサであり、各マイクロプロセッサ１．２は
第ｌ及び第２の制御線３，４と双方向データバス５によ
り接続されている．第６図は上記装置の動作を示すタイ
ミングチャートであり、（ａ）は制？Ｉｌ線３の動作を
示し、（ｂ）は制御線４の動作を示す．又、（Ｃ）は双
方向データバス５に対するマスタマイクロプロセッサ１
からのデータ出力を示し、（ｄ）は双方向データバス５
に対するスレーブマイクロプロセッサ２からのデータ出
力を示す． 次に、動作を説明する。まず、マスタマイクロプロセッ
サ１からスレーブマイクロプロセッサ２に対してデータ
を送信する場合の動作について説明する．マスタマイク
ロプロセッサ１は制御線４がハイレベルであるかを検出
し、ハイレベル（ＡＩ）であれば双方向データバス５が
空きであることを確認し、スレーブマイクロプロセッサ
２に対して送信したいということを知らせるため＠御線
３をロウレベル（Ａ２）にする．スレーブマイクロプロ
セッサ２は制［＃ｔ３がロウレベルになったことを検出
すると制御線４をロウレベル（Ａ３）とし、受信状態（
受信要求状！）になる．マスタマイクロプロセッサ】は
制１８１４がロウレベルになってスレーブマイクロプロ
セッサ２が受信状態になったことを知ると、双方向デー
タバス５にデータを出力（Ａ４）Ｌ、制御線３をハイレ
ベル（Ａ５）にする．スレーブマイクロプロセッサ２は
制ＩＩＩ線３がハイレベルになったことにより双方向デ
ータバス５上のデータが有効であることを知ると、デー
タを受信して制？１１ｆ％９１４をハイレベル（八６）
にする．マスタマイクロプロセッサ１は制Ｉａ線４がハ
イレベルになったことによりスレーブマイクロプロセッ
サ２がデータの受信を終了したことを知ると、双方向デ
ータバス５を開放する（Ａ７）． 上記したタイムチャートをマイクロプロセッサで実現し
た場合のフローチャートを第７図に示す．ステップ７ｌ
〜７７はマスタマイクロプロセッサｌの処理を示してい
る。ステップ７ｌは双方向データバス５が開放されてい
るかを検出するためのルーチンであり、制ｍ＊４がロウ
レベルの場合にはスレーブマイクロプロセッサ２が先に
双方向データバス５を捕捉してデータの送信を行おうと
しているとして、データ受信を行う．制御線４がノ＼イ
レベルの場合にはステップ７２に進み、制御線３をロウ
レベルにしてスレーブマイクロプロセッサ２に対して送
信要求を行う．ステップ７３では制御線４がロウレベル
であるかを判定し、ロウレベルであるとスレーブマイク
ロプロセッサ２が受信状態になったと判定し、ステップ
７４で双方向データバス５にデータを出力する。ステッ
プ７５では制御線３をハイレベルにし、スレーブマイク
ロプロセッサ２に対して双方向データバス５上のデータ
が有効であることを知らせる．ステップ７６では制御線
４がハイレベルであるかを検出し、ハイレベルの場合に
はスレープマイクロプロセッサ２がデータの受信を終了
したと判定し、ステップ７７で双方向データバス５を開
放する．次に、マスタマイクロプロセッサ１がスレーブ
マイクロプロセッサ２からデータを受信する場合の動作
について説明する．まず、マスタマイクロプロセッサ１
は制御線４がロウレベル（Ｂ１）であることを検出し、
スレーブマイクロプロセッサ２から送信要求があること
を知り、スレーブマイクロプロセッサ２に受信状態にな
ったことを知らせるため制御線３をロウレベル（Ｂ２）
にする。スレーブマイクロプロセッサ２はこれを検出し
て双方向データバス５にデータを出力（Ｂ４）Ｌ、制御
線４をハイレベル（Ｂ３）にする．マスクマイクロブロ
セノサ１は制御線４がハイレベルになったことを検出し
て双方向データバス５上のデータが有効であることを知
り、データを受信し、制御線３をハイレベル（Ｂ５）に
して受信終了を知らせる．スレーブマイクロプロセッサ
２はこれを受けて双方向データバス５を開放する． 上記したデータ受信のタイムチャートをマイクロプロセ
ッサで実現した場合のフローチャートを第８図に示す。
れた従来のマイクロプロセッサ間のデータ伝送装置を示
し、■はマスタマイクロプロセッサ、２はスレーブマイ
クロプロセッサであり、各マイクロプロセッサ１．２は
第ｌ及び第２の制御線３，４と双方向データバス５によ
り接続されている．第６図は上記装置の動作を示すタイ
ミングチャートであり、（ａ）は制？Ｉｌ線３の動作を
示し、（ｂ）は制御線４の動作を示す．又、（Ｃ）は双
方向データバス５に対するマスタマイクロプロセッサ１
からのデータ出力を示し、（ｄ）は双方向データバス５
に対するスレーブマイクロプロセッサ２からのデータ出
力を示す． 次に、動作を説明する。まず、マスタマイクロプロセッ
サ１からスレーブマイクロプロセッサ２に対してデータ
を送信する場合の動作について説明する．マスタマイク
ロプロセッサ１は制御線４がハイレベルであるかを検出
し、ハイレベル（ＡＩ）であれば双方向データバス５が
空きであることを確認し、スレーブマイクロプロセッサ
２に対して送信したいということを知らせるため＠御線
３をロウレベル（Ａ２）にする．スレーブマイクロプロ
セッサ２は制［＃ｔ３がロウレベルになったことを検出
すると制御線４をロウレベル（Ａ３）とし、受信状態（
受信要求状！）になる．マスタマイクロプロセッサ】は
制１８１４がロウレベルになってスレーブマイクロプロ
セッサ２が受信状態になったことを知ると、双方向デー
タバス５にデータを出力（Ａ４）Ｌ、制御線３をハイレ
ベル（Ａ５）にする．スレーブマイクロプロセッサ２は
制ＩＩＩ線３がハイレベルになったことにより双方向デ
ータバス５上のデータが有効であることを知ると、デー
タを受信して制？１１ｆ％９１４をハイレベル（八６）
にする．マスタマイクロプロセッサ１は制Ｉａ線４がハ
イレベルになったことによりスレーブマイクロプロセッ
サ２がデータの受信を終了したことを知ると、双方向デ
ータバス５を開放する（Ａ７）． 上記したタイムチャートをマイクロプロセッサで実現し
た場合のフローチャートを第７図に示す．ステップ７ｌ
〜７７はマスタマイクロプロセッサｌの処理を示してい
る。ステップ７ｌは双方向データバス５が開放されてい
るかを検出するためのルーチンであり、制ｍ＊４がロウ
レベルの場合にはスレーブマイクロプロセッサ２が先に
双方向データバス５を捕捉してデータの送信を行おうと
しているとして、データ受信を行う．制御線４がノ＼イ
レベルの場合にはステップ７２に進み、制御線３をロウ
レベルにしてスレーブマイクロプロセッサ２に対して送
信要求を行う．ステップ７３では制御線４がロウレベル
であるかを判定し、ロウレベルであるとスレーブマイク
ロプロセッサ２が受信状態になったと判定し、ステップ
７４で双方向データバス５にデータを出力する。ステッ
プ７５では制御線３をハイレベルにし、スレーブマイク
ロプロセッサ２に対して双方向データバス５上のデータ
が有効であることを知らせる．ステップ７６では制御線
４がハイレベルであるかを検出し、ハイレベルの場合に
はスレープマイクロプロセッサ２がデータの受信を終了
したと判定し、ステップ７７で双方向データバス５を開
放する．次に、マスタマイクロプロセッサ１がスレーブ
マイクロプロセッサ２からデータを受信する場合の動作
について説明する．まず、マスタマイクロプロセッサ１
は制御線４がロウレベル（Ｂ１）であることを検出し、
スレーブマイクロプロセッサ２から送信要求があること
を知り、スレーブマイクロプロセッサ２に受信状態にな
ったことを知らせるため制御線３をロウレベル（Ｂ２）
にする。スレーブマイクロプロセッサ２はこれを検出し
て双方向データバス５にデータを出力（Ｂ４）Ｌ、制御
線４をハイレベル（Ｂ３）にする．マスクマイクロブロ
セノサ１は制御線４がハイレベルになったことを検出し
て双方向データバス５上のデータが有効であることを知
り、データを受信し、制御線３をハイレベル（Ｂ５）に
して受信終了を知らせる．スレーブマイクロプロセッサ
２はこれを受けて双方向データバス５を開放する． 上記したデータ受信のタイムチャートをマイクロプロセ
ッサで実現した場合のフローチャートを第８図に示す。
このフローチャートもマスタマイクロプロセッサ１の処
理を示している。ステンブ８１では制御線４がロウレベ
ルであるか否かを判定し、ロウレベルであればスレーブ
マイクロプロセッサ２からデータの送信要求があること
を知り、ステップ８２で制御線３をロウレベルにしてス
レーブマイクロプロセッサ２に対して受信状態になった
ことを知らせる．ステップ８３では制御線４がハイレベ
ルか否かを判定し、ハイレベルの場合にはスレーブマイ
クロプロセッサ２が双方向データバス５上に有効データ
を出力していることを知り、ステップ８４でデータを受
信し、ステップ８５では制御線３をハイレベルにして受
信終了をスレーブマイクロプロセッサ２に知らせる．ス
テップ８６では、一定時間経過したか否かを判定し、Ｙ
ＥＳの場合には双方向データバス５が開放されたと判定
して処理を終了する。
理を示している。ステンブ８１では制御線４がロウレベ
ルであるか否かを判定し、ロウレベルであればスレーブ
マイクロプロセッサ２からデータの送信要求があること
を知り、ステップ８２で制御線３をロウレベルにしてス
レーブマイクロプロセッサ２に対して受信状態になった
ことを知らせる．ステップ８３では制御線４がハイレベ
ルか否かを判定し、ハイレベルの場合にはスレーブマイ
クロプロセッサ２が双方向データバス５上に有効データ
を出力していることを知り、ステップ８４でデータを受
信し、ステップ８５では制御線３をハイレベルにして受
信終了をスレーブマイクロプロセッサ２に知らせる．ス
テップ８６では、一定時間経過したか否かを判定し、Ｙ
ＥＳの場合には双方向データバス５が開放されたと判定
して処理を終了する。
しかしながら、上記した従来のデータ伝送装置において
、例えば第６図のＣｌ〜Ｃ７に示すようにマイクロプロ
セッサ１．２に同時に送信データが発生した場合を考え
ると、ＣＩの時点では各マイクロプロセッサ１．２はそ
れぞれ制御線３．４がハイレベルであることを確認し、
０２時点でほぼ同時に制１線３．４をロウレベルにする
．その後、各マイクロプロセッサ１．２は制御線３，４
がロウレベルである（Ｃ３）ことから０４に示すように
双方向にデータバス５に同時にデータを出力する。この
とき、双方向データバス５上でデータの衝突が発生し、
各マイクロブロセノサ１．２における双方向データバス
５用のポートが破損する恐れが生しる。その後、Ｃ５時
点で双方向データバス５上にデータを出力したことを相
手側に知らせるため、制御線３，４をハイレベルにする
．続いて、Ｃ６において、制［１１３．４がハイレベル
であることから相手側が受信を終了したものとし、Ｃ７
で双方向データバス５を開放する．このように、従来の
データ伝送装置では、送信要求用の制１Ｂ線と受信状態
になったことを知らせる制御線を兼用することによりマ
イクロプロセッサ間の接続本数を減らしているため、双
方のマイクロブロセノサに同時に送信要求が発生した場
合にはデータの伝送が確実に行われないばかりか、双方
向データバス上でデータが衝突してしまい、マイクロプ
ロセッサのポートを破損する恐れが生じるという課題が
あった． この発明は上記のような課題を解決するために威された
ものであり、各マイクロプロセッサに同時に送信要求が
発生した場合でも確実にデータ伝送をすることができる
データ伝送装置を得ることを目的とする． 〔課題を解決するための手段〕 この発明に係るデータ伝送装置は、マスタマイクロプロ
セッサからスレーブマイクロプロセッサヘそのデータ送
信を許可禁止する信号を送る第３の制御線を設けたもの
である． 〔作 用〕 この発明においては、マスクマイクロブロセッサからス
レーブマイクロプロセッサヘそのデータ送信を許可及び
禁止する信号が出力され、両マイクロプロセッサに同時
に送信データが発生した場合でも、スレーブマイクロプ
ロセッサはマスタマイクロプロセッサが受信状態となっ
ても送信許可信号を受信しない限りこれを送信要求信号
と認識し、データ送信を行わずにデータ受信状態となる
．従って、データ送信はマスタマイクロプロセッサ側か
らのみ行われ、双方向データバス上でのデータの衝突は
生じない． （実施例） 以下、この発明の実施例を図面とともに説明する．第１
図はこの実施例によるマイクロプロセッサ間のデータ伝
送装置の構戒図であり、６は各マイクロプロセッサ１．
２を接続する第３の制御線であり、他の構威は従来と同
欅である．ここで、第１の制御線３はマスタマイクロプ
ロセッサ１が送信要求信号と受信要求信号を出力するた
めのものであり、第２の制御線４はスレープマイクロプ
ロセノサ２が送信要求信号と受信要求信号を出力するた
めのものであり、第３の制御線６はマスタマイクロプロ
セッサｌがスレーブマイクロプロセッサ２に対してデー
タ送信の許可、禁止を知らせるためのものである． 第２図は上記装置の動作を示すタイミングチャートであ
り、（ａ）は制御線３の動作を示し、（ロ）は制御線４
の動作を示し、（Ｃ）は双方向データバス５に対するマ
スタマイクロプロセッサｌからのデータ出力を示し、（
イ）は双方向データバス５に対するスレーブマイクロプ
ロセッサ２からのデータ出力を示し、（ｅ）は制御線６
の動作即ちマスタマイクロプロセッサＩが出力する送信
許可信号の動作を示す．次に、マスタマイクロプロセッ
サｌからスレーブマイクロプロセッサ２に対してデータ
を送信する場合の動作について説明する．まず、マスタ
マイクロプロセッサ１は送信データが発生すると制御線
６をロウレベルからハイレベルとし（ＡＩ）、スレーブ
マイクロプロセッサ２をデータ送信禁止状態にする．次
に、スレーブマイクロプロセッサ２に対して送信要求を
するため、制御線３をロウレベル（Ａ２）にする．スレ
ーブマイクロプロセッサ２はこれを検知して制ｍ線４を
ロウレベル（Ａ３）とし、受信状態になる．マスタマイ
クロプロセッサ１はこれを受けてスレーブマイクロプロ
セッサ２が受信状態になったことを検出し、双方向デー
タバス５にデータを出力し（Ａ４），制御線３をハイレ
ベル（Ａ５）にする．スレープマイクロプロセッサ２は
これを検出して双方向データバス５上のデータが有効で
あることを知り、データを受信して制御線４をハイレベ
ル（Ａ６）にする．マスタマイクロプロセッサｌはこれ
を検出して受信終了を知り、双方向データバス５を開放
し（Ａ７）、制御線６をロウレベル（六８）にしてスレ
ーブマイクロプロセッサ２に対する送信禁止を解く．上
記のデータ送信のタイムチャートをマイクロプロセッサ
で実現した場合のフローチャートを第３図に示す。まず
、ステップ３ｌでは、マスタマイクロプロセッサエば制
御線６をハイレベルにしてスレーブマイクロブロセンサ
２の送信を禁止する．ステップ３２では、制１１ｖＡ３
をロウレベルにして送信要求を行う．ステップ３３では
制御線４がロウレベルか否かを判定し、ロウレベルの場
合にはステップ３４で双方向データバス５に送信データ
を出力し、ステップ３５で制御線３をハイレベルにして
データ出力をスレープマイクロブロセソサ２に知らせる
。ステップ３６では制御線４がハイレヘルか否かを判定
し、ハイレベルの場合にはスレープマイクロプロセッサ
２がデータの受信を終了したと判定し、ステップ３７で
双方向データバス５を開放すると共に、制御線６をロウ
レベルにしてスレーブマイクロプロセッサ２の送信禁止
を解く． 次に、スレーブマイクロプロセッサ２がマスタマイクロ
プロセッサ１に対してデータを送信する場合の動作を第
４図のフローチャートを用いて説明する．スレーブマイ
クロプロセッサ２は送信データが発生するとステップ４
ｌにおいて制御線６がロウレベルか否かを判定し、ロウ
レベル（Ｂ Ｏ）の場合にはマスク．マイクロプロセッ
サ１に対するデータ送信が許可状態であるので、ステッ
プ４２で制御線４をロウレベル（Ｂｌ）にし、送信要求
を行う．ステンプ４３，４４では制御線３．６がロウレ
ベルか否かを判定し、ロウレベル（Ｂ２）（Ｂ３）であ
ればマスタマイクロプロセッサｌが受信状態になったと
判定し、ステップ４５では双方向データバス５にデータ
を出力し（Ｂ４）、ステップ４６では制？ｉｌ線４をハ
イレベル（Ｂ５）にしてデータの出力をマスタマイクロ
プロセッサ１に知らせる。
、例えば第６図のＣｌ〜Ｃ７に示すようにマイクロプロ
セッサ１．２に同時に送信データが発生した場合を考え
ると、ＣＩの時点では各マイクロプロセッサ１．２はそ
れぞれ制御線３．４がハイレベルであることを確認し、
０２時点でほぼ同時に制１線３．４をロウレベルにする
．その後、各マイクロプロセッサ１．２は制御線３，４
がロウレベルである（Ｃ３）ことから０４に示すように
双方向にデータバス５に同時にデータを出力する。この
とき、双方向データバス５上でデータの衝突が発生し、
各マイクロブロセノサ１．２における双方向データバス
５用のポートが破損する恐れが生しる。その後、Ｃ５時
点で双方向データバス５上にデータを出力したことを相
手側に知らせるため、制御線３，４をハイレベルにする
．続いて、Ｃ６において、制［１１３．４がハイレベル
であることから相手側が受信を終了したものとし、Ｃ７
で双方向データバス５を開放する．このように、従来の
データ伝送装置では、送信要求用の制１Ｂ線と受信状態
になったことを知らせる制御線を兼用することによりマ
イクロプロセッサ間の接続本数を減らしているため、双
方のマイクロブロセノサに同時に送信要求が発生した場
合にはデータの伝送が確実に行われないばかりか、双方
向データバス上でデータが衝突してしまい、マイクロプ
ロセッサのポートを破損する恐れが生じるという課題が
あった． この発明は上記のような課題を解決するために威された
ものであり、各マイクロプロセッサに同時に送信要求が
発生した場合でも確実にデータ伝送をすることができる
データ伝送装置を得ることを目的とする． 〔課題を解決するための手段〕 この発明に係るデータ伝送装置は、マスタマイクロプロ
セッサからスレーブマイクロプロセッサヘそのデータ送
信を許可禁止する信号を送る第３の制御線を設けたもの
である． 〔作 用〕 この発明においては、マスクマイクロブロセッサからス
レーブマイクロプロセッサヘそのデータ送信を許可及び
禁止する信号が出力され、両マイクロプロセッサに同時
に送信データが発生した場合でも、スレーブマイクロプ
ロセッサはマスタマイクロプロセッサが受信状態となっ
ても送信許可信号を受信しない限りこれを送信要求信号
と認識し、データ送信を行わずにデータ受信状態となる
．従って、データ送信はマスタマイクロプロセッサ側か
らのみ行われ、双方向データバス上でのデータの衝突は
生じない． （実施例） 以下、この発明の実施例を図面とともに説明する．第１
図はこの実施例によるマイクロプロセッサ間のデータ伝
送装置の構戒図であり、６は各マイクロプロセッサ１．
２を接続する第３の制御線であり、他の構威は従来と同
欅である．ここで、第１の制御線３はマスタマイクロプ
ロセッサ１が送信要求信号と受信要求信号を出力するた
めのものであり、第２の制御線４はスレープマイクロプ
ロセノサ２が送信要求信号と受信要求信号を出力するた
めのものであり、第３の制御線６はマスタマイクロプロ
セッサｌがスレーブマイクロプロセッサ２に対してデー
タ送信の許可、禁止を知らせるためのものである． 第２図は上記装置の動作を示すタイミングチャートであ
り、（ａ）は制御線３の動作を示し、（ロ）は制御線４
の動作を示し、（Ｃ）は双方向データバス５に対するマ
スタマイクロプロセッサｌからのデータ出力を示し、（
イ）は双方向データバス５に対するスレーブマイクロプ
ロセッサ２からのデータ出力を示し、（ｅ）は制御線６
の動作即ちマスタマイクロプロセッサＩが出力する送信
許可信号の動作を示す．次に、マスタマイクロプロセッ
サｌからスレーブマイクロプロセッサ２に対してデータ
を送信する場合の動作について説明する．まず、マスタ
マイクロプロセッサ１は送信データが発生すると制御線
６をロウレベルからハイレベルとし（ＡＩ）、スレーブ
マイクロプロセッサ２をデータ送信禁止状態にする．次
に、スレーブマイクロプロセッサ２に対して送信要求を
するため、制御線３をロウレベル（Ａ２）にする．スレ
ーブマイクロプロセッサ２はこれを検知して制ｍ線４を
ロウレベル（Ａ３）とし、受信状態になる．マスタマイ
クロプロセッサ１はこれを受けてスレーブマイクロプロ
セッサ２が受信状態になったことを検出し、双方向デー
タバス５にデータを出力し（Ａ４），制御線３をハイレ
ベル（Ａ５）にする．スレープマイクロプロセッサ２は
これを検出して双方向データバス５上のデータが有効で
あることを知り、データを受信して制御線４をハイレベ
ル（Ａ６）にする．マスタマイクロプロセッサｌはこれ
を検出して受信終了を知り、双方向データバス５を開放
し（Ａ７）、制御線６をロウレベル（六８）にしてスレ
ーブマイクロプロセッサ２に対する送信禁止を解く．上
記のデータ送信のタイムチャートをマイクロプロセッサ
で実現した場合のフローチャートを第３図に示す。まず
、ステップ３ｌでは、マスタマイクロプロセッサエば制
御線６をハイレベルにしてスレーブマイクロブロセンサ
２の送信を禁止する．ステップ３２では、制１１ｖＡ３
をロウレベルにして送信要求を行う．ステップ３３では
制御線４がロウレベルか否かを判定し、ロウレベルの場
合にはステップ３４で双方向データバス５に送信データ
を出力し、ステップ３５で制御線３をハイレベルにして
データ出力をスレープマイクロブロセソサ２に知らせる
。ステップ３６では制御線４がハイレヘルか否かを判定
し、ハイレベルの場合にはスレープマイクロプロセッサ
２がデータの受信を終了したと判定し、ステップ３７で
双方向データバス５を開放すると共に、制御線６をロウ
レベルにしてスレーブマイクロプロセッサ２の送信禁止
を解く． 次に、スレーブマイクロプロセッサ２がマスタマイクロ
プロセッサ１に対してデータを送信する場合の動作を第
４図のフローチャートを用いて説明する．スレーブマイ
クロプロセッサ２は送信データが発生するとステップ４
ｌにおいて制御線６がロウレベルか否かを判定し、ロウ
レベル（Ｂ Ｏ）の場合にはマスク．マイクロプロセッ
サ１に対するデータ送信が許可状態であるので、ステッ
プ４２で制御線４をロウレベル（Ｂｌ）にし、送信要求
を行う．ステンプ４３，４４では制御線３．６がロウレ
ベルか否かを判定し、ロウレベル（Ｂ２）（Ｂ３）であ
ればマスタマイクロプロセッサｌが受信状態になったと
判定し、ステップ４５では双方向データバス５にデータ
を出力し（Ｂ４）、ステップ４６では制？ｉｌ線４をハ
イレベル（Ｂ５）にしてデータの出力をマスタマイクロ
プロセッサ１に知らせる。
ステンプ４７では制＜’ＨＨ３がハイレベルか否かを判
定し、ハイレベル（Ｂ６）であれば受信終了と判定し、
ステップ４日では双方向データバス５を開放する（Ｂ７
）． 次に、マイクロプロセッサｌ，２に同時に送信データが
発生した場合の動作について説明する．スレーブマイク
ロプロセッサ２は制御線６がロウレベル（ＣＩ）である
ことを検出し、マスタマイクロプロセッサ１へのデータ
送信が許可状態であることを＆′！１認し、その直後マ
スクマイクロプロセソサ１にも送信データが発生したの
でマスタマイクロプロセッサ１は＠扉線６をハイレベル
（Ｃ２）とし、スレーブマイクロプロセッサ２のデータ
送信を禁止する．その後、両マイクロプロセッサｌ，２
は送信要求するために制御線３，４をロウレベル（Ｃ３
）とし、マスタマイクロプロセッサ１はスレープマイク
ロプロセッサ２が受信状態となっていることを知る（Ｃ
４）．一方、スレーブマイクロプロセッサ２は制御線３
がロウレベルであることを検出して（Ｃ４）も制御線６
がハイレベル（Ｃ５）であるので、マスタマイクロプロ
セッサｌがロウレベルになったのは受信状態になったの
ではなく相手にも送信データが発生したからであると知
り、以後データ送信処理を中止し、データ受信処理に移
行する．これに対してマスクマイクロプロセンサ１は続
いて双方向データバス５に送信データを出力し（Ｃ６）
、制？１ｆ！３をハイレベル（Ｃ７）にする．スレーブ
マイクロプロセッサ２はこのハイレヘル（Ｃ８）になっ
たことを検出して双方向データバス５からデータを受信
し（Ｃ９）、制御線４をハイレベル（ＣＩＯ）にし、マ
スタマイクロプロセッサｌはこれを検出（Ｃｌｌ）シて
双方向データバス５を開放する（Ｃｌ２）． 次に、マイクロプロセッサ１．２にデータ送信が同時に
発生した場合のスレ〜ブマイクロブロセノサ２の動作を
再び第４図のフローチャートを用いて説明する。ステン
ブ４１では制Ｗ線６がロウレヘルであるか否かを検出し
、ハイレベルの場合にはデータ送信処理ができない．ロ
ウレベルの場合には送信許可であると判断し、ステンプ
４２では制ｉＴＨ線４をロウレベルにしてデータ送信処
理を開始する。ステップ４３では制御線３がロウレベル
か否かを判定し、ロウレベルであればマスタマイクロプ
ロセッサｌが受信状態になったと判定し、ステップ４４
で制２８ｆ！６がロウレベルか否かを判定する。ハイレ
ベルである場合にはマスクマイクロブロセンサ１がデー
タ送信処理を開始したとして、スレーブマイクロプロセ
ッサ２はデータ送信処理を中止し、データ受信処理へ移
行する．制御線６がロウレベルであればステップ４５で
双方向データバス５にデータを出力し、ステップ４６で
制御線４をハイレベルにする．ステップ４７では制御線
３がハイレベルが否かを判定し、ハイレベルの場合には
受信終了と判定してステップ４８で双方向データバス５
を開放し、データ送信処理を終了する． 〔発明の効果］ 以上のようにこの発明によれば、マスタマイクロプロセ
ッサからスレーブマイクロプロセッサヘデータ送信の許
可、禁止をする信号を送っており、送信データが両マイ
クロプロセッサに同時に発生してもマスタマイクロプロ
セッサからのデータ送信が優先され、双方向データバス
上でのデータの衝突が防止され、確実にデータ伝送を行
うことができる．又、送信許可禁止信号はマスタマイク
ロプロセッサ内に送信データが発生したときだけでなく
、スレーブマイクロプロセッサとデータ伝送中に同期ず
れが発生した場合にスレーブマイクロプロセッサに対し
て一度送信禁止状態にすることにより同期を回復させる
ような場合にも使用することができる．さらに、双方向
データバスはシリアル又はパラレルのデータ伝送のいず
れにも対応することができる．
定し、ハイレベル（Ｂ６）であれば受信終了と判定し、
ステップ４日では双方向データバス５を開放する（Ｂ７
）． 次に、マイクロプロセッサｌ，２に同時に送信データが
発生した場合の動作について説明する．スレーブマイク
ロプロセッサ２は制御線６がロウレベル（ＣＩ）である
ことを検出し、マスタマイクロプロセッサ１へのデータ
送信が許可状態であることを＆′！１認し、その直後マ
スクマイクロプロセソサ１にも送信データが発生したの
でマスタマイクロプロセッサ１は＠扉線６をハイレベル
（Ｃ２）とし、スレーブマイクロプロセッサ２のデータ
送信を禁止する．その後、両マイクロプロセッサｌ，２
は送信要求するために制御線３，４をロウレベル（Ｃ３
）とし、マスタマイクロプロセッサ１はスレープマイク
ロプロセッサ２が受信状態となっていることを知る（Ｃ
４）．一方、スレーブマイクロプロセッサ２は制御線３
がロウレベルであることを検出して（Ｃ４）も制御線６
がハイレベル（Ｃ５）であるので、マスタマイクロプロ
セッサｌがロウレベルになったのは受信状態になったの
ではなく相手にも送信データが発生したからであると知
り、以後データ送信処理を中止し、データ受信処理に移
行する．これに対してマスクマイクロプロセンサ１は続
いて双方向データバス５に送信データを出力し（Ｃ６）
、制？１ｆ！３をハイレベル（Ｃ７）にする．スレーブ
マイクロプロセッサ２はこのハイレヘル（Ｃ８）になっ
たことを検出して双方向データバス５からデータを受信
し（Ｃ９）、制御線４をハイレベル（ＣＩＯ）にし、マ
スタマイクロプロセッサｌはこれを検出（Ｃｌｌ）シて
双方向データバス５を開放する（Ｃｌ２）． 次に、マイクロプロセッサ１．２にデータ送信が同時に
発生した場合のスレ〜ブマイクロブロセノサ２の動作を
再び第４図のフローチャートを用いて説明する。ステン
ブ４１では制Ｗ線６がロウレヘルであるか否かを検出し
、ハイレベルの場合にはデータ送信処理ができない．ロ
ウレベルの場合には送信許可であると判断し、ステンプ
４２では制ｉＴＨ線４をロウレベルにしてデータ送信処
理を開始する。ステップ４３では制御線３がロウレベル
か否かを判定し、ロウレベルであればマスタマイクロプ
ロセッサｌが受信状態になったと判定し、ステップ４４
で制２８ｆ！６がロウレベルか否かを判定する。ハイレ
ベルである場合にはマスクマイクロブロセンサ１がデー
タ送信処理を開始したとして、スレーブマイクロプロセ
ッサ２はデータ送信処理を中止し、データ受信処理へ移
行する．制御線６がロウレベルであればステップ４５で
双方向データバス５にデータを出力し、ステップ４６で
制御線４をハイレベルにする．ステップ４７では制御線
３がハイレベルが否かを判定し、ハイレベルの場合には
受信終了と判定してステップ４８で双方向データバス５
を開放し、データ送信処理を終了する． 〔発明の効果］ 以上のようにこの発明によれば、マスタマイクロプロセ
ッサからスレーブマイクロプロセッサヘデータ送信の許
可、禁止をする信号を送っており、送信データが両マイ
クロプロセッサに同時に発生してもマスタマイクロプロ
セッサからのデータ送信が優先され、双方向データバス
上でのデータの衝突が防止され、確実にデータ伝送を行
うことができる．又、送信許可禁止信号はマスタマイク
ロプロセッサ内に送信データが発生したときだけでなく
、スレーブマイクロプロセッサとデータ伝送中に同期ず
れが発生した場合にスレーブマイクロプロセッサに対し
て一度送信禁止状態にすることにより同期を回復させる
ような場合にも使用することができる．さらに、双方向
データバスはシリアル又はパラレルのデータ伝送のいず
れにも対応することができる．
第１図はこの発明装置の横威図、第２図はこの発明装置
の動作を示すタイミングチャート、第３図及び第４図は
この発明装置の各マイクロプロセンサのデータ送信動作
を示すフローチャート、第５図及び第６図は従来装置の
構戒図及びタイミングチャート、第７図及び第８図は従
来装置のマスタマイクロプロセッサのデータ送信及びデ
ータ受信動作のフローチャートである．
の動作を示すタイミングチャート、第３図及び第４図は
この発明装置の各マイクロプロセンサのデータ送信動作
を示すフローチャート、第５図及び第６図は従来装置の
構戒図及びタイミングチャート、第７図及び第８図は従
来装置のマスタマイクロプロセッサのデータ送信及びデ
ータ受信動作のフローチャートである．
Claims (1)
- マスタマイクロプロセッサとスレーブマイクロプロセッ
サの間でデータの授受を行うデータ伝送装置において、
両マイクロプロセッサ間に接続され、双方向にデータを
送信する双方向データバスと、マスタマイクロプロセッ
サからスレーブマイクロプロセッサへデータ送信要求信
号とデータ受信要求信号を送る第１の制御線と、スレー
ブマイクロプロセッサからマスタマイクロプロセッサへ
データ送信要求信号とデータ受信要求信号を送る第２の
制御線と、マスタマイクロプロセッサからスレーブマイ
クロプロセッサヘそのデータ送信を許可禁止する信号を
送る第３の制御線を備えたことを特徴とするデータ伝送
装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1311262A JPH077948B2 (ja) | 1989-11-29 | 1989-11-29 | データ伝送装置 |
| DE1990626343 DE69026343T2 (de) | 1989-11-29 | 1990-09-18 | Datenübertragungsvorrichtung |
| EP19900117889 EP0429787B1 (en) | 1989-11-29 | 1990-09-18 | Data transfer apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1311262A JPH077948B2 (ja) | 1989-11-29 | 1989-11-29 | データ伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03171852A true JPH03171852A (ja) | 1991-07-25 |
| JPH077948B2 JPH077948B2 (ja) | 1995-01-30 |
Family
ID=18015027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1311262A Expired - Lifetime JPH077948B2 (ja) | 1989-11-29 | 1989-11-29 | データ伝送装置 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0429787B1 (ja) |
| JP (1) | JPH077948B2 (ja) |
| DE (1) | DE69026343T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10139387A1 (de) * | 2001-08-10 | 2003-02-20 | Siemens Ag | Datenverarbeitungsanlage mit mindestens einer Rechnerbaugruppe und damit verbundenen weiteren Rechner- oder sonstigen autark arbeitenden Baugruppen |
| EP1445704A1 (en) | 2003-02-06 | 2004-08-11 | STMicroelectronics S.r.l. | Synchronization method of data interchange of a communication network and corresponding circuit and architecture |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3988716A (en) * | 1974-08-05 | 1976-10-26 | Nasa | Computer interface system |
| DE3605421A1 (de) * | 1986-02-20 | 1987-08-27 | Thomson Brandt Gmbh | Verfahren zum datenaustausch zwischen einem ersten und einem zweiten prozessor |
-
1989
- 1989-11-29 JP JP1311262A patent/JPH077948B2/ja not_active Expired - Lifetime
-
1990
- 1990-09-18 EP EP19900117889 patent/EP0429787B1/en not_active Expired - Lifetime
- 1990-09-18 DE DE1990626343 patent/DE69026343T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69026343T2 (de) | 1996-09-19 |
| EP0429787A3 (en) | 1992-01-15 |
| JPH077948B2 (ja) | 1995-01-30 |
| EP0429787B1 (en) | 1996-04-03 |
| EP0429787A2 (en) | 1991-06-05 |
| DE69026343D1 (de) | 1996-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2575356B2 (ja) | マルチプロセッサ・システムにおけるマルチプロセッサの動作を順序付ける方法および装置 | |
| CN108365944A (zh) | 一种半双工总线的通信方法、系统及房控系统 | |
| JPH03171852A (ja) | データ伝送装置 | |
| JPH0337221B2 (ja) | ||
| JPH02226356A (ja) | マルチバス多重プロセッサシステムのブロッキングを解除する方法 | |
| JPH076126A (ja) | プロセッサ間バス伝送方式 | |
| JP3345102B2 (ja) | 結合したモジュールをリセットする方法及びこの方法を用いるシステム | |
| CA2036066C (en) | Bus control system | |
| JPS62183638A (ja) | ロ−カルエリア・ネツトワ−クにおける同報通信制御方式 | |
| US6766384B2 (en) | Method for avoiding data collision in half-duplex mode using direct memory access logic | |
| JPH047620B2 (ja) | ||
| JPH03165138A (ja) | データ伝送装置 | |
| JP3026347B2 (ja) | パケット転送規制方式 | |
| JPH02213246A (ja) | マルチポイント伝送システムの回線制御方法 | |
| JPS6028021B2 (ja) | デ−タ転送制御方式 | |
| JPH0258444A (ja) | 多地点間データ通信装置 | |
| JPH03270431A (ja) | プロセッサ間通信方式 | |
| JPS6074848A (ja) | シリアルデ−タ転送方式 | |
| JPS62128240A (ja) | ネツトワ−クシステム | |
| JPS6375860A (ja) | 同期インタフエ−スの転送制御方式 | |
| JPH07104843B2 (ja) | Ｃｐｕ間のデータ伝送方式 | |
| JPH03179833A (ja) | 双方向パラレル通信装置 | |
| JPH0553423B2 (ja) | ||
| JPH02149041A (ja) | ローカルエリアネットワークにおける送信アクセス方式 | |
| JPS63300341A (ja) | 二重化制御回路 |