JPS63300341A - 二重化制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、共用される二重化データバスを介して接続
される複数のデータ転送端末手段からのデータを処理す
る装置に係り、特に複数のデータ送受信手段からのデー
タを制御する二重化制御回路に関するものである。

（従来の技術） 第３図は従来の二重化制御回路を示すブロック図であり
、１１はＣＰＵバスで、図示しないデータ伝送装置のＣ
ＰＵに接続され、ＣＰＵからの制御情報をデータ転送端
末手段となる、例えばカードのｃｐｕインタフェース部
１４ａ、１４ｂに制御コマンドを送出するとともに、外
部の機器から入力されて受信バッファ１７ａ、１７ｂに
受信された受信データまたは送信バス１３を介して入力
されて送信バッファｌｅａ、１６ｂに保持される送信デ
ータの転送を制御するコマンドをＣＰＵインタフェース
部１４ａ、１４ｂが出力し、このコマンドに基づいてデ
ータコントロール部１５ａ。

１５ｂが送信バッファｌｅａ、１６ｂからのデー夕送信
および受信バッファ１７ａ、１７ｂの受信バス１２への
データ転送を制御する。なお、上記１４ａ〜１７ａによ
りカードＣＡＩか構成され、上記１４ｂ〜１７ｂにより
カードＣＡ２か構成されている。

次に動作について説明する。

図示しないデータ伝送装置より出力されたデータは、装
置内部の送信バス１３を介してこの送信バス１３に二重
化を許容される状態で接続されたカードＣＡＩ、ＣＡ２
の送信バッファ１６ａ。

１６ｂに入力されるが、データコントロール部１５ａ、
１５ｂの制御により、どちらか一方のカードＣＡＩ、Ｃ
Ａ２のデータだけが外部に出力されて行く。

データコントロール部１５ａ、１５ｂは、ＣＰＵのＣＰ
Ｕバス１１に接続されるＣＰＵインタフェース１４ａ、
１４ｂを介して入力される制御コマンドによりコントロ
ールされており、カードＣＡＩ、ＣＡ２のデータ転送を
制御する。

一方、外部よりデータ伝送装置に入力されるデータは、
各カードＣＡＬ、ＣＡ２の受信バッファ１７ａ、１７ｂ
に一旦格納され、ＣＰＵハス１１を介して入力される制
御データに基づいて選択されたカードＣＡＬ、ＣＡ２の
データコントロール部１５ａまたはデータコントロール
部１５ｂにより、受信バス１２を介してデータ伝送装置
のＣＰＵに転送される。

（発明か解決しようとする問題点） 従来の二重化制御回路は以上のように構成されているの
で、ＣＰＵから出力された制御コマンドに基づくデータ
コントロール部１５ａ、１５ｂの制御か乱れたり、受信
バッファ１７ａ、１７ｂに保持された受信データの受信
バス１２への転送か衝突するような事態が発生すると、
データが改変されたり、データか消失してしまい、デー
タ伝送処理を精度よく、かつ効率よく実行てきなくなる
等の問題点かあった。

この発明は、上記のような問題点を解消するためになさ
れたもので、ＣＰＵに接続されるハスラインに共用する
状態て二重化接続される複数のデータ転送端末手段のデ
ータ転送処理状態を把握することにより、ＣＰＵに接続
されるハスラインに共用する状態で二重化接続される複
数のデータ転送端末手段における制御部の存在に依るこ
となく、常にいずれか１つのデータ転送端末手段からの
転送データを選択して効率よく、かつ精度よく転送でき
る二重化制御回路を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る二重化制御回路は、複数のデータ転送端
末手段の各データ転送状態を相互に監視するデータ転送
状態監視手段と、このデータ転送状態監視手段により検
出された相対するデータ転送端末手段のデータ転送状態
に基づいて各データ転送端末手段からのバスラインへの
アクセスまたはＣＰＵからの各データ転送端末手段への
アクセスを相互に制御するアクセス制御手段とを設けた
ものである。

（作用） この発明における二重化制御回路は、データ転送状態監
視手段が複数のデータ転送端末手段の各データ転送状態
を相互に監視し、アクセス制御手段かデータ転送状態監
視手段により検出された相対するデータ転送端末手段の
データ転送状態に基づいて各データ転送端末手段からの
バスラインへのアクセスまたはＣＰＵからの各データ転
送端末手段へのアクセスを相互に制御する。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図において、ｌａ、ｌｂはこの発明のデータ転送状
態監視手段およびアクセス制御手段を兼ねるステータス
検出部で、ステータス検出部１ａはデータ転送端末手段
となるカードＣＡ２のデータ転送状態を監視して、例え
ばカードＣＡ２のデータコントロール部１５ｂがデータ
転送処理中である場合に、ＣＰＵからの送信バッファ１
６ａへのデータ転送アクセス要求または外部からのデー
タの受信バッファ１７ａからのデータ受信アクセスを無
視して、カードＣＡ２のデータコントロ−ル部１５ｂの
データ処理を継続させて、カードＣＡＬからのデータア
クセスを一時中断させる。

一方、カードＣＡＩのデータコントロール部１５ａがデ
ータ転送処理中である場合に、ＣＰＵからの送信バッフ
ァ１６ｂへのデータ転送アクセ、ス要求または外部から
のデータの受信バッファ１７ｂへのデータ受信アクセス
を無視して、カートＣＡＩのデータコントロール部１５
ａのデータ処理を継続させて、カードＣＡ２からのデー
タアクセスを一時中断させる。

次に動作について説明する。

データ伝送装置より出力されるデータは、装置内部の送
信バス１３から二重化されたそれぞれのカードＣＡＩ、
ＣＡ２の送信バッファ１６ａ。

１６ｂに入力されるか、データコントロール部１５ａ、
１５ｂの制御によりどちらかのカードＣＡＬ、ＣＡ２の
データだけが外部に出力されて行く。

データコントロール部ＩＳａ、ＩＳｂは、ＣＰＵの制御
と相手ステータスとの相手方の制御によりコントロール
されており、すなわち、ステータス検出部１ａがデータ
コントロール部１５ｂによるデータ処理状態（ステータ
ス）を常時監視して、相手となるデータコントロール部
１５ｂのデータ処理がイネーブル（現用）の場合には、
ＣＰＵからＣＰＵバス１１を介してデータコントロール
部１５ａをイネーブルにする要求がなされても、その要
求の実行を一時停止してデータコントロール部１５ｂの
データ処理を継続させる。

同様に、ステータス検出部１ｂがデータコントロール部
１５ａによるデータ処理状態（ステータス）を常時監視
して、相手となるデータコントロール部１５ａのデータ
処理がイネーブル（現用）の場合には、ＣＰＵからＣＰ
Ｕバス１１を介してデータコントロール部１５ｂをイネ
ーブルにする要求がなされても、その要求の実行を一時
停止してデータコントロール部ＩＳａのデータ処理を継
続させる。

また、外部装置より、カードＣＡＩ、ＣＡ２に対してデ
ータが入力されると、各受信バッファ１７ａ、１７ｂに
入力されるが、例えば受信バッファ１７ｂに対してデー
タか入力された場合に、ステータス検出部１ｂがデータ
コントロール部１５ａによるデータ処理状態（ステータ
ス）を常時監視して、相手となるデータコントロール部
１５ａのデータ処理がイネーブル（現用）の場合には、
受信バッファ１７ｂに保持される受信データの受信バス
１２への転送要求がなされても、その要求の実行を一時
停止してデータコントロール部１５ａのデータ処理を崖
続させる。

同様に、例えば受信バッファ１７ａに対してデータが入
力された場合に、ステータス検出部１ａがデータコント
ロール部１５ｂによるデータ処理状態（ステータス）を
常時監視して、相手となるデータコントロール部１５ｂ
のデータ処理がイネーブル（現用）の場合には、受信バ
ッファ１７ａに保持される受信データの受信バス１２へ
の転送要求がなされても、その要求の実行を一時停止し
てデータコントロール部１５ｂのデータ処理を継続させ
る。

次に第２図を参照しながらこの発明によるデータ転送制
ｇ４動作について説明する。

第２図はこの発明によるデータ転送制御動作手順を説明
するフローチャートであり、５Ｔ（１）〜（１０）は各
ステップを示す。

まず、データの送信要求がなされているかどうかを判断
しくステップ５Ｔ（１）　）　、　ＮＯならばデータの
受信要求か外部装置からなされているかどうかを判断し
くステップ５Ｔ（２）　）　、　Ｎ　Ｏならばステップ
５Ｔ（１）に戻り、ＹＥＳならば相手となるデータコン
トロール部のステータス状態を判定しくステップ５Ｔ（
３）　）　、ステータスがデータ処理中であれば受信デ
ータの転送を一時停止する（ステップ５Ｔ（４）　）。

次いで、所定時間が経過するのを待機しくステップ５Ｔ
（５）　）　、所定時間が経過したら、ステップ５Ｔ（
１）に戻る。

一方、ステップＳＴ（：ｌ）において、未処理中であれ
ば、受信データのＣＰＵへの転送を開始しくステップ５
Ｔ（６）　）　、ステップＳＴ（１）に戻る。

一方、ステップ５Ｔ（１）の判断で、ＹＥＳの場合は、
相手となるデータコントロール部のステータス状態を判
定しくステップ５Ｔ（７）　）　、処理中である場合に
は、送信データの処理を一時停止する（ステップ５Ｔ（
８）　）。次いで、所定時間を経過するのを待機しくス
テップ５Ｔ（９）　）　、所定時間が経過したら、ステ
ップ５Ｔ（１）に戻る。

一方、ステップ５Ｔ（７）の判断で、未処理の場合には
、送信データの処理を開始しくステップ５Ｔ（１０））
　、ステップ５Ｔ（１）に戻る。

なお、上記実施例では、ステータス検出部１ａ、ｌｂが
相互のデータコントロール部１５ａ。

１５ｂのステータス状態を判定する場合について説明し
たが、データコントロール部を有しないカードでも、Ｃ
ＰＵからのデータ転送処理要求を直接検出するように構
成すれば、同様のデータ処理を実行てきる。

また、上記実施例ではデータ伝送装置を例にして説明し
たが、データ伝送以外の装置でも二重化されたカートで
あれば、この発明を適用できることは言うまでもない。

〔発明の効果〕

以上のように、この発明によれば複数のデータ転送端末
手段の各データ転送状態を相互に監視するデータ転送状
態監視手段と、このデータ転送状態監視手段により検出
された相対するデータ転送端末手段のデータ転送状態に
基づいて各データ転送端末手段からのバスラインへのア
クセスまたはＣＰＵからの各データ転送端末手段へのア
クセスな」互に制御するアクセス制御手段とを設けたの
で、二重化を許容されてバスラインに接続される複数の
データ転送端末手段におけるデータ転送をいずれか一方
に選択可能となり、データ転送の衝突、消失、改変を未
然に防止でき、バスラインのデータを信頼性高く効率よ
く転送てきる等の優れた利点を有す。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す二重化制御回路の構
成を説明するブロック図、第２図はこの発明によるデー
タ転送制御動作手順を説明するフローチャート、第３図
は従来の二重化制御回路のを示すブロック図である。 図において、ｌａ、ｌｂはステータス検出部（データ転
送状態監視手段およびアクセス制御手段）、１１はＣＰ
Ｕバス、１２は受信バス、１３送信バス、１４ａ、１４
ｂはＣＰＵインタフェース部、１５ａ、１５ｂはデータ
コントロール部、１６ａ、１６ｂは送信バッファ、１７
ａ、１７ｂは受信バッファ、ＣＡＩ、ＣＡ２はカード（
データ転送端末手段）である。 なお、図中、同一符号は同一、または相当部分を示す。 第２図 第３図

Claims (2)

【特許請求の範囲】
1. （１）ＣＰＵのバスラインに二重化を許容される状態で
   接続される複数のデータ転送端末手段からのデータ転送
   を制御する二重化制御回路において、前記複数のデータ
   転送端末手段の各データ転送状態を相互に監視するデー
   タ転送状態監視手段と、このデータ転送状態監視手段に
   より検出された相対するデータ転送端末手段のデータ転
   送状態に基づいて前記各データ転送端末手段からのバス
   ラインへのアクセスまたは前記ＣＰＵからの各データ転
   送端末手段へのアクセスを相互に制御するアクセス制御
   手段とを具備したことを特徴とする二重化制御回路。
2. （２）データ転送端末手段は、カード媒体で構成されて
   いることを特徴とする特許請求の範囲第（１）項記載の
   二重化制御回路。