JPH03171621A - 多層膜構造の半導体装置およびその製造方法 - Google Patents

多層膜構造の半導体装置およびその製造方法

Info

Publication number
JPH03171621A
JPH03171621A JP31126989A JP31126989A JPH03171621A JP H03171621 A JPH03171621 A JP H03171621A JP 31126989 A JP31126989 A JP 31126989A JP 31126989 A JP31126989 A JP 31126989A JP H03171621 A JPH03171621 A JP H03171621A
Authority
JP
Japan
Prior art keywords
film
contact hole
substrate
semiconductor device
lower layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31126989A
Other languages
English (en)
Inventor
Toru Koyama
徹 小山
Katsuhiko Tamura
勝彦 田村
Takako Nagamine
長嶺 孝子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31126989A priority Critical patent/JPH03171621A/ja
Publication of JPH03171621A publication Critical patent/JPH03171621A/ja
Priority to US07/914,219 priority patent/US5200808A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野〕 この発明は、一般に多層膜構造を有する半導体装置に関
するものであり、より特定的には、金属配線膜の良好な
被覆性を呈するコンタクトホールを与えるように改良さ
れた、多層膜構造を有する半導体装置に関する。この発
明は、さらに、そのような多層膜構造を有する半導体装
置の製造方法に関する。
[従来の技術] 最近、半導体装置の高集積化には目覚ましいものがあり
、この高集積化のために、多層膜中にコンタクトホール
を形成する技術が要求されている。
第4図は、多層膜を有する従来のダイナミックランダム
アクセスメモリ(DRAM)の断面図である。DRAM
は、P型の半導体基板1を備えている。半導体基板1の
主表面には、素子領域を分離するための分離酸化M2が
形成されている。図示のDRAMは、基本的に、トラン
ジスタとスタックドキャパシタとを備える。トランジス
タは、半導体基板1の主表一に形成されたn型のソース
/ドレイン領域3と、半導体基板1上に設けられたトラ
ンスファゲート酸化膜4と、トランスファゲート5を含
む。一方、スタックドキャパシタは、ストレージノード
6と、該ストレージノード6上に設けられたキャパシタ
誘電体膜7と、キャパシタ誘電体膜7の上に設けられた
セルプレート電極8とを含む。ストレージノード6とト
ランスファゲート5とは、これらの間に設けられた第1
の層間絶縁模りによって分離されている。第1の層間絶
縁膜9はたとえばシリコン酸化膜で形成され、キャパシ
タ誘電体膜7は、たとえばシリコン窒化膜で形成される
トランジスタとスタックドキャパシタを含む半導体基板
1の表面全面に第2の層間絶縁膜10が設けられている
。第2の層間絶縁膜10には、ソース/ドレイン領域3
に通じるコンタクトホール1lが設けられている。コン
タクトホール11を介してビット線12が、ソース/ド
レイン領域3に接続されている。ビット線12の上には
、第3のjφ間絶縁膜13が設けられる。第3の層間絶
縁膜13の上には、トランスファゲート5に信号を運ぶ
ためのAM配線14が形成されている。A(配線14は
All−Si−Cu合金で、スパッタ法で形成される。
以上のように構成されているDRAMは、ワード線が選
択されて、トランスファゲート5に所’Mの電位が印加
されることによって、ソース/ドレイン領域3.3間を
導通させて、読出/書込動作を行なう。
次に、AQ配線14とトランスファゲート5とのコンタ
クト部構造について説明する。
第5図は、AQ.配線とトランスファゲートとのコンタ
クト部の従来の構造の断面図である。このようなコンタ
クト部は、第4図に示す断面図において、紙面の前方ま
たは後方に存在する。
第5図を参照して、トランスファゲート5の上に、第1
の層間絶縁膜9、キャパシタ誘電体膜7の延長部分7a
および第2の層間絶縁膜10からなる多層膜15が形成
されている。多層膜15にはコンタクトホール16が形
成され、このコンタクトホール16を介して、A(配線
14がトランスファゲート5に接続されている。このA
fl配線14は、前述したとおり゜、スバッタ法で形威
される。
[発明が11決しようとする課題] さて、第4図を参照して、コンタクトホール11を介し
てビット線12をソース/ドレイン領域3に接続すると
きには、コンタクトホール11中にポリシリコンがCV
D法により埋込まれる。CVD法は、コンタクトホール
11の側壁面に対して波田性が良いので、この場合には
何ら問題はない。
しかしながら、第5図を参照して、コンタクトホール1
6を介してAQ.配線14をトランスファゲート5に接
続するときは、コンタクトホール16中に、All−S
t−Cu合金がスパッタ法によって埋込まれる。このス
バッタ法は、コンタクトホール16の側壁面に対して、
被覆性が良くないので、以下に述べる問題点が1しる。
その問題点を図面を参照しながら説明する。
第6A図〜第6D図、は、多層膜中にコンタクトホール
を形成する、従来の工程図であり、断面図で表わされて
いる。
第6A図を参照して、基板17上に多層膜15が形成さ
れる。多層膜15は、下層膜18、中間膜19および上
層膜20を含む。基板17は、たとえばシリコン基板、
あるいは配線(多結晶シリコン、Am合金等)である。
下層膜18は、層間絶縁膜たとえばシリコン酸化膜であ
る。中間膜19は、キャパシタ誘電体膜の延長部たとえ
ばシリコン窒化膜である。上層膜20は、層間絶縁膜た
とえばシリコン酸化膜である。
次に、第6B図を参照して、多層膜15の上にレジスト
膜21を形成する。その後、コンタクトホールを形成す
べき部分に開口部ができるように、レジスト膜21をパ
ターニングする。その後、レジスト膜21をマスクにし
て、基板17の表面が露出するまで、下層膜18、中間
膜19および上層膜20からなる多雇膜15をエッチン
グし、それによってコンタクトホール22を形成する。
コンタクトホール22の形成は、通常、異方性の強いプ
ラズマエッチングにより、上層膜20、中間膜1つおよ
び下層膜18を一気にエッチングすることによって、行
なわれる。異方性を強くすることにより、シリコン酸化
膜(18.20)とシリコン窒化膜(1つ)とのエッチ
ングの選択性は低下し、平滑なエッチング面が得られる
。その後、レジスト膜21を除去する。
レジスト膜21を除去した後に、第6C図を参照して、
基板17を薄いフッ酸またはフッ化アンモニウム水溶液
に短時間浸漬することによって、址板17の表面に7j
在する数10A程度の極薄い自然酸化膜の除去を行なう
。この自然酸化膜の除去処理は、基板17と後に形成さ
れるAi配線との接合のオーミック性を高めるために、
必須の工捏である。しかしながら、湿式による自然酸化
膜の除央処理は化学的なエッチングであるため、エッチ
ングの選択性が高い。そのため、シリコン酸化膜(18
.20)はエッチングされ、一方、シリコン窒化膜(1
つ)はエッチングされない、という現象が発生し、図の
ように、コンタクトホール22の側壁面において、シリ
コン窒化膜19の庇状の突起IQaが牛成する。このよ
うな庇状の突起19aが存花したまま、/l合金等のA
fL配線14をスパッタ法により形成すると、第6D図
を参照して、/l配線14が庇状の突起19aの下に回
り込まなくなる。その結果、コンタクトホール22の側
壁面において、AfL配線14の被覆性が極端に悪化し
、ひどい場合には、図のように、中間膜19(シリコン
窒化膜)を境にして、A(配線14が断線し、導通不良
となる。また、断線までいかない場合でも、庇状の突起
19aの部分において、All配線14の膜厚が薄くな
り、信頼性上問題となる。
また、従来の方法では、コンタクトホールを形成ずると
きにも、問題点が生じる場合がある。
第7A図〜第7E図は、ウエットエッチングと異方性エ
ッチングをfJF用して、多層膜中にコンタクトホール
を形成する方法の工程図である。
第7A図を参照して、基板17上に、多層膜15が形成
される。多層膜15は、下層膜18、中間膜19および
上層膜20からなる。下層11gおよび上層[20は、
たとえばシリコン酸化膜である。中間膜19は、シリコ
ン窒化膜である。
次に、昂7B図を参照して、多層膜15の上にレジスト
膜21を形成する。次に、コンタクトホールを形成すべ
き部分に開口部ができるように、レジスト膜21をパタ
ーニングする。次に、レジスト膜21をマスクにして、
フッ化水素系のエッチング液で、多層膜1−5の等方性
のウエットエッチングを行う。コンタクトホール形成時
に、ウエットエッチングをOF用するのは、コンタクト
ホールの上端部をテーパ形状にするためである。しかし
ながら、このウエッ1・エッチングは、化学的エッチン
グであるため、エッチングの選択性が高い。
そのため、シリコン酸化膜(18.20)はエッチング
され、一方、シリコン窒化膜(1つ)はエッチングされ
ないという現象が起こり、図のように、シリコン窒化膜
19の庇状の突起19aが生或する。次に、第7C図を
参照して、レジスト膜21をマスクにして、異方性のプ
ラズマエッチングを行なうことによって、基板17に達
するコンタクトホール22を形成する。
その後、第7D図を参照して、レジスト膜21を除去す
ると、シリコン窒化膜19の庇状の突起19aがコンタ
クトホール22の側壁面に突出した、コンタクトホール
22が得られる。
このような庇状の突起19aが存在したまま、AQ.合
金等の/l配線14をスバッタ法により形成すると、図
のように、,71配線14が庇状の突起19aの下に回
り込まなくなる。その結果、コンタクトホール22の側
壁面において、AQ配線14の被覆性が極端に悪化し、
ひどい場合には、図のように、シリコン窒化膜(19)
を境にして、Ai配線14が断線し、導通不良となる。
また、断線までもいかない場合でも、庇状の突起19a
の部分において、Ai配線14の膜厚が薄くなり、信頼
性上問題となる。
また、上記火施例では、中間膜が庇状の突起ととして、
コンタクトホールの壁面から突出する場合を例示したが
、第8図を参照して、中間膜19に、ボーラスなスピン
オングラスM (SOG膜)を用いた場合には、Afl
配線を形成する前のエッチング(自然酸化膜除去のため
のエッチング)により、中間膜1つが、コンタクトホー
ル22の壁曲から後追し、コンタクトホール22の側壁
に窪み状の?71 1 9 bが坐じるという現象が坐
じる。このような窪み状の溝19bを残したまま、Am
配線14をスバッタ法により形成すると、図のようにA
Q配線14の断線が生じる。なお、第8図において、参
照番号14.17.18,20.22で示す部材または
要素は、第6D図で説明したものと全く同一であるので
、ここではその説明を繰返さない。
上述した、コンタクトホール内におけるAu配線の断線
という問題は、半導体装置の微細化に伴う膜の多層化お
よびコンタクトホールのアスペクト比の増人に1+う金
属配線膜の被覆性の悪化等によって、今後ますます深刻
な問題となる。
上述のような問題点を解決するために、特開昭64−5
7717号公報は、コンタクトホールの側聖面を、多桔
晶シリコン膜で保護する技術を開ボしている。
すなわち、第9図を参照して、基板17の上に多層膜1
5が形成されている。多層膜15は上層膜23と下層膜
24とからなる。多層膜l5には、基板17に通じるコ
ンタクトホール22が形威されている。コンタクトホー
ル22の側壁面を覆うように、ポリシリコン膜25が杉
成されている。
このように構成することにより、上述した庇状の突起お
よび窪み状の溝の発生は防止される。しかしながら、こ
の方法には、以下の問題点があった。
すなわち、多層膜15をエッチングしてコンタクトホー
ル22を形成するときに、基板17の表面がエッチング
n.’Iの衝撃を受ける。さらに、ポリシリコン25を
コンタクトホール22の側聖面に)]二成するために、
基板17の表面がもう一度、エッチング特の衝撃を受け
る。2回も越板17の表面が衝撃を受けるので、基板1
7が損傷を受け、リーク電流が発生するという問題点が
あった。
また、コンタクトホール22の底に多結晶シリコン膜が
残り、Am配線14と基板17とのオーミックな接合が
とれないという問題点があった。
さらに、この方法では、基板17上に多粘晶シリコン膜
をCVD法により堆積し、これをドライエッチングして
、ポリシリコン膜25をコンタクトホール22の側壁面
に形成する。このドライエッチング時に、ポリシリコン
の破片が異物となって飛散し、半導体装置のいたる所に
付着し、配線間のショートの原因になるという問題点が
あった。
それゆえに、この発明の目的は、金属配線の良好な披覆
性を呈するコンタクトホールを与える、ように改良され
た多層膜構造の半導体装置を堤供することにある。
この発明のさらに他の目的は、金属配線の良好な被覆性
を呈するコンタクトホールを有する、多層膜構造の半導
体装置を製造する方法を堤供することにある。
[課題を角t決するための手段] 上記目的を達成するために、この発明に従う半導体装置
は、基板と金域配線膜とのコンタクトをとるためのコン
タクトホールが形成される、予定の部分をHする多雇膜
構造の半導体装置に係るものである。当該半導体装置は
、U板と、上記基板の上に設けられた下層膜とを、備え
ている。上記下層膜には、上記コンタクトホールが形成
される予定の部分に、該コンタクトホールの径よりも大
きい径をHする開口部が設けられている。当該半導体装
置は、さらに、上記開口部を含む上記下層膜の上に設け
られた上層膜を備えている。
この発明に従う多層膜構造の半導体装置の好ましい丈施
態様によれば、旦板と、上記基板の上に段けられた下層
膜と、上記下層膜の上に設けられた中間膜と、を備えて
いる。上記中間膜には、上記コンタクトホールが形成さ
れるr定の部分に、該コンタクトホールの径よりも大き
い径を有する開目部が設けられている。当該半導体装置
は、さらに、上記開目部を含む上記中間膜の上に設けら
れた上層膜を備えている。
この発明の他の局内に従う半導体装置の製造方広は、基
板と金属配線膜とのコンタクトをとるためのコンタクト
ホールを有する、多層膜構造の半導体装置の製遣方法に
係るものである。まず、話板の上に下層膜が形成される
。次に、上記下層膜の、上記コンタクトホールが形威さ
れる予定の部分に、該コンタクトホールの径よりも大き
い径を有する開口部が形成される。その後、上記開口部
を含む上記下層膜の上に上層膜が形成される。その後、
上記上層膜に上記基板に通じるコンタクトホールが形成
される。
この発明の他の局−に従う゛1′−導体装置の製造方法
の好ましい実施態桟によれば、まず基板の上にド層膜が
形成される。次に上記下層膜の上に中間膜が形成される
。その後、上記中間膜の、上記コンタクトホールが形成
される予定の部分に、該コンタクi・ホールの径よりも
大きい径をHする開口部が形成される。次に、上記開口
部を含む上記中間膜の上に上層膜が形成される。その後
、上記上1ω膜および上記下層膜に、上記話板に通じる
コンタク]・ホールが形成される。
[作用] この発明に従う、多層膜購遣の半導体装置によれば、下
層膜と上層膜とを備え、上記下層膜の、コンタクトホー
ルが形成される予定の部分に、該コンタクトホールの径
よりも大きい径を有する開一部が設けられている。それ
ゆえに、上層膜およびド層膜を含む多層膜にコンタクト
ホールを形成したときでも、下層膜はコンタクトホール
の側壁11iから内方に後退しており、コンタクトホー
ルの側聖而に露出しない。その粘果、その後、たとえば
コンタクトホールの底聖部分に生じたn然酸化膜をエッ
チング液で除失する操作を行なっても、コンタクトホー
ルの側壁に庇状の突起が生じたり、窪み状の満が生じた
りすることはない。
また、基板に通じるコンタクトホールを形成するための
エッチング(コンタクトホールの底壁を叩くエッチング
)は1回だけ行なえばよいので、県板にり.えるダメー
ジは少ない。
この允明の他のNifjに従う、コンタクトホールをH
する多肋膜構造の半導体装置の製造方法によれば、下層
膜と上層膜を含む多層膜にコンタクトホールを形成して
も、下層膜はコンタクトホールの側壁面から内万に後退
しており、該コンタクトホールの側壁面に露出しない。
それゆえに、たとえば、コンタクトホールの底壁部分に
生じた自然酸化膜をエッチング液で除去する操作を行な
っても、コンタクトホールの側壁に突起が生じたり、窪
み状の満が生じたりすることはない。その結果、金属配
線の良好な披m性を呈するコンタクトホールが形成され
る。
[丈施例] 以ド、この発明の丈施例を図について説明する。
第1図は、本発明の一実施例に係る、多層膜構遣をfi
する半導体装置のコンタクト部の断面図である。第1図
を参照して、基板l7の上に下層膜18が設けられてい
る。基板17は、たとえばシリコン話板あるいは配線(
多結晶シリコン、A(合金′:S)である。下層膜18
は、層間絶縁膜たとえばシリコン酸化膜である。
下層膜18の上に中間膜19が設けられている。
中間膜19は、たとえばシリコン窒化膜である。
中間膜19には、コンタク]・ホールが形成される予定
の部分に、該コンタクトホールの径よりも大きい径を有
する開口部19aが設けられている。
開一部19aを含む中間膜19の上に上層膜20が設け
られている。上層膜2Uは、層間絶縁膜たとえばシリコ
ン酸化膜である。
第2A図〜第2F図は、第1図に示す多層膜描遣の半導
体装置を形成し、次に、得られた多層膜にコンタクトホ
ールを形成し、その後Ai配線を胤す工程図である。
第2A図を参照して、基板17上に下層膜18を形成す
る。その後、下層膜18の上に中間膜19が形成される
。その後、中間膜19の上にレジスト膜26を形成する
。その後、レジスト膜26をパターニングし、それによ
って、レジスト膜26に実際のコンタクトホールの径よ
りも大きな径を有する開口部26aを形成する。開口部
26aの径は、たとえば3ミクロンである。次に、パタ
ニングされたレジスト膜26をマスクにして、中間膜1
9(シリコン窒化膜)を、CF,を用いるプラズマエッ
チングによって、エッチングする。
これによって、中間膜19に、実陛のコンタクトホール
の径(2ミクロン)よりも大きい径(3ミクロン)をh
゛する開口部19aが形成される。
次に、第2A図および第2B図を参照して、レジスト膜
26を除大した後、開口部19aを含む中間膜19の表
面全而に、上層膜20(シリコン酸化膜)を形成する。
なお、第2B図は第1図に相当するものである。
次に、第2C図を参照して、上層膜20の上にレジスト
膜21を形成する。その後、レジスト膜21をパターニ
ングし、レジスト膜21に実際のコンタクトホールの径
(2ミクロン)を有する開口部21aを形成する。次に
、パターニングされたレジスト膜21をマスクにして、
上層膜20および下層膜18を、一気に、異方性の強い
プラズマエッチングによってエッチングする。
次に、第2D図を参照して、レジスト膜を除犬ずると、
所定の径(2ミクロン)を有するコンタク1・ホール2
2が、多層膜15中に形成される。
次に、第2E図を参照して、基板17を薄いフッ酸また
はフッ化アンモニウム水溶液に短時間浸漬することによ
って、基阪17の表面に存l〔する数10AfM度の極
薄い自然酸化膜の除大を行なう。
この場合、上層膜20の側壁部分20aと下層膜】8の
側壁部分18aも、多少エッチングを受け、内ノノに後
退する。しかしながら、中間膜1つは、上層膜の側壁部
分20aおよび下層膜の側聖部分18aがエッチングを
受けて後追する距離以上の距離をもって、内方に後退さ
せて設けられているので、中間膜l9が、コンタクトホ
ール22の側壁に露出することはない。その桔果、上述
したように、たとえばコンタクトホールの底壁部分に生
じ光自然酸化膜をエッチング波で除表する操作を行なっ
ても、コンタクトホール22の側壁に突起が生じたり、
窪み状の満が生じたりすることはない。
また、この実施例の場合、基板17の表面に通じるコン
タクトホール22を形成するためのエッチング(コンタ
クトホールの庇壁を叩くエッチング)を1同だけ行なえ
ばよいので、基板17に与えるダメージは少ない。
次に、第2F図を参煎じて、コンタクトホール22を含
む基板17の表面全面に、Ai−Si−CuQ金をスバ
ッタ法で堆積させる。すると、コンタクトホール22の
側壁に庇状の突起または窪み状の溝が/j ’(E L
.ないので、コンタクトホール22の側壁において、良
好な被覆性を示すAll配線14が得られる。
なお上記丈施例では、第1図に示す多層膜構造の十導体
装置を用いて、第2A図〜第2F図に示す工程で、コン
タクトホールを形成し、引き続きAQ配線を形成する方
法を例示した。しかし、この発明はこれに眠られるもの
でなく、第1図に示す多層膜構造の半導体装置を用いて
、第7A図〜第7E図に示す工程で、コンタクトホール
を形成し、引き続きAM配線を形成する方法を行なって
も、同様の効果を奏する。
また、上記実施例では中間膜1つとして、シリコン窒化
膜を例示したが、この発明はこれに限られるものでなく
、第8図の説明のところで述べたSOG膜であっても、
実施例と同様の効果を奏する。
さらに、上記丈施例では3層膜構造の半導体装置を例に
したが、この発明はこれに限られるものでなく、第3図
に示すような2層膜構造の゛ト導体装置であってもよい
すなわち、第3図を参照して、基板17の上にド層膜1
8が設けられている。ド層膜18には、コンタクトホー
ルが形成されるr定の部分に、該コンタクトホールの径
よりも大きい径を有する開一部27が設けられている。
そして、開口部27を含む下層膜18の上に上層@20
が設けられている。このように構成される2層膜構造の
半導体装置であっても、第2A図〜第2F図に示す方法
または第7A図〜第7E図に示ずh゛法により、コンタ
クトホールの側聖に良奸な披覆性を呈するA蛙配線が形
成される。
なお上記実施例では2層膜構遣の半導体装置および3層
膜構造の゛1こ導体装置を例示したが、4層以上の多層
膜を右゛する半導体装置であってもよい。
以上、本発明を要約すると、次のとおりである。
(1) 特許請求の範囲第1項に記載の多層膜購造を有
する゛+t.導体装置であって、前記下層膜は、或るエ
ッチング液に対し、前記上層膜と異なる反応性を示す月
料で形威されている。
(2) u板と金屈配線膜とのコンタクトをとるための
コンタクトホールか形成される、予定の部分をHする多
層膜横遣の半導体装置であって、前記基板の上に設けら
れた下層膜と、 前記下雇膜の上に設けられた中間膜と、前記中間膜には
、前記コンタクトホールが形成される予定の部分に、該
コンタクトホールの径よりも大きい径をHする開口部が
設けられており、さらに 前記開口部を含む前記Φ間膜の上に設けられた上層膜と
、 を備えた、多層膜横逍の゛15導体装置。
(3) 上記(2)に記載の゛F導体装置であって、 前記中IL’l Mは、或る工・1チンダ液に対して前
記上層膜および下層膜と異なる反応性を示す材料で形成
されている。
(4)  凸.tMと金属配線膜とのコンタクトをとる
ためのコンタクトホールを有する、多廟膜描造の半導体
装置の製造方法であって、 是板の上に下層膜を形成する工程と、 前記下Jim膜の上に中間j漠を形成する工程と、前記
ψ間膜の、前記コンタクトホールが形成されるr一定の
部分に、該コンタクトホールの径よりも大きい径を(了
する開口部を形成する工程と、前記開口部を含む前記ψ
間膜の上に上層膜を形成する工程と、 前記上R!I膜および前記下層膜に前記基板に通じる前
記コンタクトホールを形成する工程と、を備えた、コン
タクトホールを何する多層膜構造の半導体装置の製遣方
法。
[発明の効果コ 以上説明したとおり、この発明に従う、多層膜購造の半
導体装置によれば、下層膜と上層膜とを備え、該下層膜
の、コンタクトホールが形成される予定の部分に、該コ
ンタクトホールの径よりも大きい径を有する開一部が設
けられている。それゆえに、上層膜およびF層膜を含む
多層膜にコンタクトホールを形成したときても、下廟膜
はコンタクトホールの側壁而に露出しない。そのため、
その後、たとえばコンタクトホールの底壁部分に牛じた
口然酸化膜をエッチング液で除太する操作を行なっても
、コンタクトホールの側壁に突起が牛じたり、窪み状の
満が牛じたりすることはない。
その桔果、コンタクトホールの側壁に良好な被覆性を呈
する金属配線が形成される。
また、この発明の他の曲面に従う、コンタクトホールを
有する多層膜構造の半導体装置の製造方法によれば、下
層膜と上層膜とを含む多層膜にコンタクトホールを形成
しても、下層膜はコンタクトホールの側壁から内方に後
走しており、該コンタクトホールの側壁向に露出しない
。それゆえに、たとえば、コンタクトホールの底壁部分
に生じた酸化膜をエッチング液で除上ずる捏作を行なっ
ても、コンタク1・ホールの側壁に突起が!Lじたり、
窪み状の満が生じたりすることはない。その粘果、金城
配線の良奸な被覆性を呈するコンタクトホールが得られ
る。
【図面の簡単な説明】
第1図は、この発明の一実施例に係る、多層膜横這の半
導体装置の、コンタクト部の断面図である。 第2A図〜第2F図は、この発明の他の失施例に係る、
コンタクトホールを有する多層膜構造の半導体装置の製
造方法を示す工程図であり、断面図で表わされている。 第3図は、この発明の他の大施例に係る、多層膜構造の
十導体装置の、コンタクト部の断面図である。 第4図は、従来の、多層膜構造を有するダイナミックラ
ンダムアクセスメモリの断面図である。 第5図は、第4図に示すダイナミックランダムアクセス
メモリのコンタクト部の断面図である。 第6A図〜第6D図は、従来の多層膜堝造を有する半導
体装置にコンタク1・ホールを形成する、従来の方法を
工程順に示した断面図である。 第7A図〜第7E図は、多層膜構造の半導体装置にコン
タクトホールを杉成する、他の従来例を示す王程図であ
る。 第8図は、SOG膜を右する多層膜構造の半導体装置に
、コンタクトホールを形成する場合の、問題点を示した
断面図である。 第9図は、コンタクトホールの側聖が多結晶シリコン膜
で#.護された、従来の多層膜構造の半導体装置の断面
図である。 図において、17は払板、18は下層膜、20は上層膜
、27は開目部である。 なお、各図中、同一符号は同一または相当部分を示す。 代裡人 大青増雄 第 I 図 第3口 7゜基板 8 : 下層乃更 20ヱ層獲 27.閉口gp も20圀 210 も2D図 22 第2E区 22 第5区 6

Claims (2)

    【特許請求の範囲】
  1. (1)基板と金属配線膜とのコンタクトをとるためのコ
    ンタクトホールが形成される予定の部分を有する、多層
    膜構造の半導体装置であって、基板と、 前記基板の上に設けられた下層膜と、 前記下層膜には、前記コンタクトホールが形成される予
    定の部分に、該コンタクトホールの径よりも大きい径を
    有する開口部が設けられており、さらに 前記開口部を含む前記下層膜の上に設けられた上層膜と
    、を備えた、多層膜構造の半導体装置。
  2. (2)基板と金属配線膜とのコンタクトをとるためのコ
    ンタクトホールを有する、多層膜構造の半導体装置の製
    造方法であって、 基板の上に下層膜を形成する工程と、 前記下層膜の、前記コンタクトホールが形成される予定
    の部分に、該コンタクトホールの径よりも大きい径を有
    する開口部を形成する工程と、前記開口部を含む前記下
    層膜の上に上層膜を形成する工程と、 前記上層膜に前記基板に通じる前記コンタクトホールを
    形成する工程と、 を備えた、多層膜構造の半導体装置の製造方法。
JP31126989A 1989-11-29 1989-11-29 多層膜構造の半導体装置およびその製造方法 Pending JPH03171621A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP31126989A JPH03171621A (ja) 1989-11-29 1989-11-29 多層膜構造の半導体装置およびその製造方法
US07/914,219 US5200808A (en) 1989-11-29 1992-07-16 Semiconductor device having smooth contact holes formed through multi-layer insulators of different etching speeds

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31126989A JPH03171621A (ja) 1989-11-29 1989-11-29 多層膜構造の半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH03171621A true JPH03171621A (ja) 1991-07-25

Family

ID=18015105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31126989A Pending JPH03171621A (ja) 1989-11-29 1989-11-29 多層膜構造の半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH03171621A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461327A (ja) * 1990-06-29 1992-02-27 Sharp Corp 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49107482A (ja) * 1973-02-15 1974-10-12
JPS59150420A (ja) * 1983-01-31 1984-08-28 Toshiba Corp 半導体装置の製造方法
JPS61179533A (ja) * 1985-02-05 1986-08-12 Fujitsu Ltd 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49107482A (ja) * 1973-02-15 1974-10-12
JPS59150420A (ja) * 1983-01-31 1984-08-28 Toshiba Corp 半導体装置の製造方法
JPS61179533A (ja) * 1985-02-05 1986-08-12 Fujitsu Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0461327A (ja) * 1990-06-29 1992-02-27 Sharp Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3388089B2 (ja) 不揮発性半導体メモリ素子の製造方法
US5319246A (en) Semiconductor device having multi-layer film structure
US7358576B2 (en) Word line structure with single-sided partially recessed gate structure
US5200808A (en) Semiconductor device having smooth contact holes formed through multi-layer insulators of different etching speeds
JP2001244348A (ja) 半導体デバイスの製造方法。
JP2009164535A (ja) 半導体装置、及びその製造方法
JP3485683B2 (ja) 半導体装置のキャパシタ製造方法
US6080664A (en) Method for fabricating a high aspect ratio stacked contact hole
JP2001057411A (ja) 半導体集積回路装置およびその製造方法
JP2000021983A (ja) 半導体装置およびその製造方法
JP2004071700A (ja) 半導体記憶装置及びその製造方法
US8253254B2 (en) Semiconductor device and manufacturing method thereof
JP2001185614A (ja) 半導体装置およびその製造方法
JP3077454B2 (ja) 半導体装置の製造方法
US6300238B1 (en) Method of fabricating node contact opening
US7179744B2 (en) Method for fabricating semiconductor device
JPH03171621A (ja) 多層膜構造の半導体装置およびその製造方法
JP2000114481A (ja) 半導体記憶装置の製造方法
KR100230368B1 (ko) 반도체 장치의 커패시터 제조 방법
US7022599B2 (en) Method of manufacturing semiconductor devices
JP3172229B2 (ja) 半導体装置の製造方法
KR100321733B1 (ko) 금속 비트라인 산화방지용 질화막을 적용한 반도체 소자제조방법
JP3144381B2 (ja) 半導体装置の製造方法
JP2751952B2 (ja) 半導体装置の製造方法
JPH11330400A (ja) ダイナミックramセルキャパシタの製造方法