JPH03171339A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は中央処理装置（以下ＣＰＵと略す）が直接処理
できるメモリ空間以上のメモリ空間を使用する際のデー
タ処理装置に関するものである。

従来の技術 近年，データ処理装置を使用したＣＰＵシステムは、ワ
ードプロセッサやパーソナルコンピュタの大容量化に伴
い多く使用されるようになった。

以下、従来のデータ処理装置の説明を行なう前に，拡張
アドレスの概念について説明を行なう。

第６図は拡張アドレスを使用したＣＰＵシステムのメモ
リマップで、４１はＣＰＵが直接使用できる基本メモリ
空間、４２はＣＰＵが直接使用できない拡張メモリ空間
である。４３は基本メモリ空間ＸＸＸＸ〜ＸＸＸＸ＋ｎ
番地に設定されたウインドウ、４　４　ａ　”−　Ｚは
それぞれ拡張メモリ空間内でウインドウの大きさに分け
られ、番地を付したパンクである。

以上のように４祷戒されたメモリ空間に釦いて、以下そ
のアクセス方法の説明を行なう。

拡張アドレスのアクセス方法は、以下の通りである３，
すなわち、必要なバンクの１つをウインドウ４３の持つ
番地にあらかじめ割り当てることにより、Ｃ　Ｐ　’［
Ｊがウインドウ内のアドレスを指定する市により拡張メ
モリの当該バンクをアクセスすることができる。

例えば、バンク４　４．　ａ内のメモリをアクセスした
い場合、先にＣＰＵの出力データとしてバンク４４，１
０番地（この場合は００１番地）をあらかじめ宜＝２し
てやれば，ウインドウの番地（　Ｘｌ：ＸＸ％　Ｘ　Ｘ
］＋　Ｘ→ｎ番地）までのアドレスを指定したときにバ
ンク４４ａ内のメモリをアクセス出来るようになる，、 以上のような拡張メモリのセレクト法を実現するために
、従来では以下に説明する拡張アドレスセレクト装置を
Ｔｉｌｔ　代していた。

第３図は従来のデータ処理装置のブロソク図であり．２
１ぱＣ　Ｐ　Ｕ、２２は：ＣＰＵ２１からメモリや入出
力ボー　トの番地を出力するアドレヌバス，２３ばＣ　
Ｐ　Ｕ　２　１からデータを出力するデータバスである
，，２４はアドレスバス２２からの出力がウインドウの
番地を示していれば拡長アドレスセｌ／ク１・伝り”線
２Ｔへ拡張アドレスセｌ／クト信号を？Ｂカｊ〜他の番
地を示１〜てい力，ば、基本アドレスセレクト信ぢ゜線
２６へ基板アドレスセレクト信号ヲ出力するアドレスポ
ートセレクタである．ｓｏはアドレスバス２２からの出
力が入出力ボートの番地を出力している時にＩＯＷＲ信
号を出力するＩＯＷＲ出力端子である。２６はＩＯＷＲ
信ぢ−に同期してアドレスバス２２の出力により入出力
機器をセレクトするデコーダである。

２８ぱアドレスポートセレクタ２４より基本アドレスセ
レクト信号が出力されたときに拡張アドレスバス３３へ
ｏ６出力する基本アドレスポートである。３６はアドレ
スバス２２の出力の内容を解読して基本アドレスのセ１
／クト信号を出力するデコーダである。３４は拡張アド
レスポート３２の出力によりバンクのセｌノクト信号を
出力するデコーダである。３６はアドレスバス２２がメ
七りのアドレスを出力しているときにメ七リリクエスト
信けを出力するメモリリクエスト出力端子である。

２９は端子ＯＦへ入力があると、データバス２３からの
出力金ラソチし、端子ＯＥへ入力があるどラッヂしたデ
ータを出力する拡張アドレスボートである．，３１は拡
張アドレスポート２９の出ノ７により、各バンクのセレ
クトを行なうデコーダである。濠た３８はメモリである
。

以上のように構成さｈ５たデータ処理装置について以下
動作の説明を行なう，， 拡張メモリのアクセスを行なうにはあらかじめウインド
ウで参照するバンクの番地を設定する。

（：ｌ’ＰＵ２１のプログラム」二でｉ，；ｊ：ＯＵＴ
文等の入出力機器への出力命令文が出力される事により
拡張アドレスポート２９ヘラッチ許可の信号を出力する
。，この命令が実行されると甘ずアドレスバス２２より
拡張アドレスポート２９にイ」されている入出力ポート
の番号が出力され、データバス２３より参照するバンク
の番地が出力される。筐たＩＯＷＲ端子３０よ］ＩＯＷ
Ｒ信号も同時に出力される。

アドレスバス２２からの出力を受けたデコーダ２６は拡
散アドレスポート２９ヘセレクト信号を出力する。この
信号を受けた拡張アドレスポート２９は、データバス２
３から出力されているバンクの番地をランチする。

次にウインドウ内のメモリの内容金リードする命令が行
なわれる場合の状態を第４図に示すタイムチャートを用
いて説明を行なう。

なお、ＣＬＫは（：’ＰＵ２１のクロック、Ａｄｄはア
ドレスバス２２からの出力、Ｓ−Ａｄｄは拡張アドレス
バス３３からの出力、Ｄ−Ｓｅｌぱデコダ３６から出力
されるセレクト信号、Ｕ−Ｓ＠１はデコーダ３４から出
力されるセレクト信９−である，，Ｍ−Ｒｑはメ七リリ
クエスト信号，Ｍ−Ｏｕｔはメ七り３８からの出力であ
る。なお、メモリリードサイクルの１サイクルはＣＰＵ
クロックで４クロック．ＣＰＵ２１がメモリからデータ
を取り込むのぱ３クロックめの立下りとする。

唸ス，時刻Ａ２でアドレスバス２２よりウインドウ内の
番地が出力されると、この信号に同期してアドレスポー
トセレクタ２４は拡張アドレスセレクト信号を出力する
。拡張アドレスセレクｌ・信号を受け取った拡張アドレ
スポート２９は拡張アドレスバス３３とデコーダ３４に
ラッチしているバンクの番地を出力する。この時．アド
レスポートセレクタ２４の処理時間と拡張アドレスポー
ト２９の処理時間との和Ｔａのためにアドレスパス２２
の出力Ａｄｄ　より時間Ｔａだけ遅れて拡張アドレスバ
ス３３の出力Ｓ−Ａｄｄが出力される事になる。

パンクの番地Ｓ−Ａｄｄを受けたデコーダ３４は処理時
間Ｔｂｏ後セレクト信号Ｕ−Ｓｏｌ　　を出力する。こ
れらと並行してアドレスパス２２からの出力を受けたデ
コーダ３６がセレクト信号Ｄ−Ｓｅｌ　　を出力してい
る。これらのセレクト信号により目的の拡張アドレスが
セレクトされる。この後メモリアクセスが始壕り．アク
セスタイムＴｄＯ後メモリからデータが出力され，３ク
ロックめの立下りＤ２で目的とするメモリの内容をＣＰ
Ｕ２１が取り込む。このように，アドレスポート２２か
らアドレスが出力されてからメモリをセレクトする筐で
にぱＴａ＋Ｔｂの時間が必要となる。

なお、ＣＰＵ２１がウインドウ以外の基本アドレスを指
定した場合は、アドレスポートセレクタ２４で基本アド
レス信号が出力される。また拡張アドレスポート２９の
出力が無いため、デコーダ３４からの出力は熊い。

発明が解決しようとする課題 しかしながら上記従来の構戊では，中央処理装置がメモ
リや入出力ポートをアクセスする毎に拡張アドレスバス
からパンクの番地の出力を受けた後デコーダによりセレ
クト信号を生或していたので、拡張アドレスバスからア
ドレスが出力されてから実際にメモリがアクセスされる
筐でには前記デコーダによるディレイがかかる。しかし
ＣＰＵによるメモリや入出力機器とのデータの読み書き
の時間はＣＰＵのクロックのカウント数で決まっている
のでそれ１でにデータが揃っていなければならない。こ
のため前記ディレイによりメモリや入出力機器のアクセ
スタイムはその分短くなってし筐い，これに対応するた
めに高速のメモリを使用しなければならなかった。

課題を解決するための手段 本発明は上記従来の問題点を解決するためにデータバス
に直接デコーダを接続し中央処理装置からある特定の信
号が送られた場合には前記中央処理装置のデータバスか
らの出力と前記デコーダからのセレクト信号とを同時に
ラッチしまた前記中央処理装置が別の特定の信号を出力
した場合ラッチしていたセレクト信号とデータバスから
の出力とをそれぞれメモリと拡張アドレスパスとへ同時
に出力するラッチ手段を備えた。

作　　用 木発明は上記した構戊により，アドレスパスからのデー
タをラッチするのと並行してデコーダによりセレクト信
号を生或，ラッチさせてかく事でメモリアクセス時に必
要であったデコーダによるセレクト信号の生或時間のた
めのディレイを無くす事ができる。

実施例 第１図は本発明の一実施例にかけるデータ処理３はＣＰ
Ｕ１のデータバス％４はアドレスポートセレクタ、６は
基本アドレスセレクト信号線、ｅは拡張アドレスセレク
ト信号線、９はＩＯＷＲ出力端子、１０ぱ拡張アドレス
バス、１３はアドレスバス２からのデータを解読して目
的の入出力機器をセレクトするデコーダ、１５はデコー
ダ１３が拡張アドレスポート８を　　したときのセレク
ト信号がのる信号線，１７はデコーダ、１９はメモリで
これらは従来の技術とは変わらない。１１はデータバス
３からの信号の解読を行い、必要なバンクのセレクト信
号を出力するデコーダである。

８はデータバス３の出力とデコーダ１１からのセレクト
信号とをデコーダ１３からのセレクト信号に同期してラ
ッチする拡張アドレスポートである。

１６ぱ拡張アドレスポートから各パンクに通じるセレク
ト信号線である。

以上の様に構或されたデータ処理装置について以下その
説明を行なう。

まず，パンクの設定方法であるが，コンビュタ側からの
命令は、従来と同じ（ＯＵＴ文等の入出力機ａｇへの出
力命令で行なわれる。この命怜が実行さｈ−ると１ずア
ドレス２より拡張アドレスボト８が付されている入出力
ボー１・の番サが出力さ７Ｌ、データバス３』ニリｇｆ
％イずるバンクの番地が出Ｊ，）さオ１る，，且た、Ｉ
ＯＷＲ出力端子９より工０ｍイフ冒一も出力される。、 デコ〜ダ１１は−アドレスバス３の出力を解読して−Ｓ
　ＩＭ｛さｆ−＋．るバンクの→ニレクｌ・信畳を出力
する。

ま／′ｒアドレスバス２からの出力を受けたデコーダ１
３は拡張アドレスボ−１・８へ→ニレクト信号を出カノ
る６、この伝号金受けた拡張アドレスポート８ぱデータ
バス３から出力さ：７１、るバンクの番地とデコーダ１
１からのバンクのセレクト信サとをランチする。． 次に１ノインドウ内に指宣さｆ１たバンクのメモリの内
智金リ−ドずる命令金行なう場合の状嫁を第２図のタイ
ｌ、ヂャートを元に以−Ｌその説明金行ない、こオＬに
より従来の技術との比較を行なう。

なお、Ｃ　ｉ．　ＫはＣ　Ｐ　Ｕ　１のクロック，Ａｄ
ｄはアドレスバス２からの出力、Ｓ−Ａｃｉｄは拡張ア
ドレスバス１０からＯ出力、Ｄ−Ｓｅｌｉデコーダ１Ｔ
からのセレクト信沙、Ｕ−Ｓ＠ｌは拡張アドレスポ−｝
＋３からの｛！：　＋／クｌ・信号である。Ｍ−Ｒｑは
メモリリクエスト端子１８からの出力である。

″！！た、従来の技術ど同じにするためにメモリＩＪ一
ドザイクルの１ザイクルはＣＰＵクロソクで４クロソク
、ＣＰＵ１がメモリからのデータを取り込むのは３クロ
ックめの立ち下がりどずる。

１ず、時刻Ａ１　でアドｌ／スバス２よりウインドウ内
の番地が出力さ１１，ると、アドレスポートセレクタ４
は拡張アドレスセ１／クト信号・を出力する。

拡張アドレスセレクト信号を受け取った拡張アドレスポ
ート８は拡張アドレスバス１０にラッチしているバンク
の番地とバンクのセｌ／ク１・信号とを同時に出力する
。この時、アドレスポ−１・セレクタ４と拡張アドレス
ポートａとの処理時聞Ｔａのためにアド１／スバス２の
出力Ａｄｄ　　に対ｌ７拡張アドレスバスの出力Ｓ−Ａ
ｄｄやバンクのセレクト信号、ｔＪ−Ｓ　ｃ　ｌ　には
時間Ｔａだけのディレイがかかっている。

１た、これらの処旦１１と並行してアドレスポ−１・６
からの出力金受−たデコーダ１７が、アドレスボ−１−
　２からの出力かはじ唸ってから時間Ｔｃ後に士１ノク
ト信号Ｄ−Ｓ　ｅ　ｌが出力される。

これらのセレクト信９Ｕ−Ｓｏｌ，Ｄ−Ｓｅｌ　　によ
りＬ１的の拡張アド１／スがセレクトされる。この後メ
モリアクセスがはじまり、アクセスタイムＴｄの後メモ
リよりデータが出力され、３クロックめの）７ち下がり
Ｄ２で目的とするメモリの内容をＣＰＵ１が取り込む４
，この様に、アドレスバス２からアドレスが出力されて
からメモリをセレクトするまでの時間は従来のＴａ＋Ｔ
ｂに苅しＴａに短縮できる。このため、メモリのアクセ
スタイムを伸ばす事ができ、従来より遅いメモリでも使
用可能となる。また、今はでアクセスタイムがぎりぎり
だー）たメモリも時ｆｉｎＴｂのだけ余裕ができ、温度
ｖ化によるアクセスタイムの変化にも対応できるように
なるため信頼性が向上ずる。

な，ｈ、デコーダや拡張アドレヌボ−１・は通常Ｔ　Ｔ
　Ｌで購底さｆ］−ているのでＣＰＵの動作に比べ１０
倍程度高速アある。このためバンクの番地のラッチを行
なうときに並行してセレクト信号のデコードを行なって
もこの動作によるディレイが他の動作に影饗することや
出力にディｌ／イがかかることはない。

発明の効果 本発明は中央処理装置からある特定の信号が送られた場
合には前記中央処理装置のデータバスからの出力と前記
デコーダからのセレクト信号とを同時にラッチしまた前
記中央処理装置が別の特定の信号を出力した場合ラッチ
していたセレクト信号とデータバスからの出力とをそれ
ぞれメモリと拡張アドレスバスとへ同時に出力するラッ
チ手段を備えた。このためアドレスバスからのデータを
ラッチするのど並行してデコーダによりセレクト信号を
生成２ヲッチしてむく事でメモリアクセス時に必要であ
ったデコーダによるセレクト信号の生或のためのディレ
イを無くす事ができる。これにより従来よりメモリのア
クセスタイムを伸ばせるので従来に比べ低速のメモリで
も使用可能となる。

【図面の簡単な説明】

第１図は本発明の実施例における拡張セレクト装ガのブ
ロック図、第２図は同装置における各信号のタイムチャ
ート、第３図は従来の技術における拡張セレクト装置の
ブロック図、第４図は同装置における各信号のタイムチ
ャート、第５図は拡張アドレスを使用したシステムのメ
モリマップである。 １・・・・・・ＣＰＵ．４・・・・・・アドレスホート
セレクタ、５，１１　．１７・・・・・・デコーダ、７
・・・・・・通常アドレスポート、８・・・・・・拡張
アドレスポート、１０・・・・・・拡張アドレスバス、
１９・・・・・・メモリ。

Claims (1)

【特許請求の範囲】
1. 中央処理装置と、前記中央処理装置自体では制御できな
   い容量を持つメモリと、前記中央処理装置のデータバス
   からの、出力を解読して前記メモリのうち目的となるメ
   モリのセレクト信号を出力するデコーダと、前記中央処
   理装置からある特定の信号が出力された場合には前記中
   央処理装置のデータバスからの出力と前記データからの
   セレクト信号とを同時にラッチしまた前記中央処理装置
   が別の特定の信号を出力した場合ラッチしていたセレク
   ト信号とデータバスからの出力とをそれぞれメモリと拡
   張アドレスバスとへ同時に出力するラッチ手段とを備え
   たデータ処理装置。