JPH03167643A - メモリ空間拡張装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンピュータ等を用いたコンピュータ
システムにおいて、特にシステム変更を行った場合でも
メモリ空間を容易に拡張できるメモリ空間拡張装置に関
する。

〔概　　要〕

今日マイクロコンピュータ等を用いたコンピュータシス
テムでは、メモリに記憶される資源を有効利用する為、
ＣＰＵ　（中央処理装置）等の複数のマスタからデータ
をアクセスできるように構築されている。しかし、近年
コンピュータの主流は８ビットＣＰＵから１６ビットＣ
ＰＵ、さらには３２ビットＣＰＵへと変遷してきており
、従来のアドレス空間で設計されたシステムに対してさ
らにシステムを追加構築する場合にはアドレス空間を設
計しなおさなければならなかった。

本発明はコンピュータシステムを追加構築する場合でも
アドレス空間やメモリ空間の再構築を行うことなくシス
テムの追加を行うことができるものである。

〔従来の技術〕

コンピュータシステムは、システム全体の制御を行うＣ
ＰＵ　（中央処理装置）及びプログラムの一部の制御例
えばファイルの書き込み／読み出し等の制御を行うサブ
ＣＰＵや直接メモリをアクセスするＤＭＡ、データを表
示するＣＲＴディスプレイ、データの印字を行うプリン
タ（外部Ｉ／Ｏ）等の複数の所謂マスタを有している。

このようなコンピュータシステムではプログラムデータ
や実データを効率よく利用する為、これらの資源が記憶
されるメモリを上記ＣＰＵ、サブＣＰＵ，ＤＭＡ、■／
○等により直接アクセスできる構或としている。

そして、従来のコンピュータシステムの設計では上記各
部からアクセスされるメモリの空間は固定的なものであ
ると考えシステムの構築を行っていた。

〔発明が解決しようとする課題〕

今日、データ処理速度の高速化及び演算能力の向上の為
１６ビットＣＰＵに変わって３２ビットＣＰＵへの移行
が顕著である。このような環境の中で、例えば新たなシ
ステムを既存のシステムに追加構築する場合にアドレス
空間の拡張を必要とする場合がある。例えば、従来のシ
ステムが１６ビットシステムである場合に、新たに３２
ビット用のプリンタを接続してシステムを構或するよう
な場合である。このような場合、新たにアドレス空間の
追加設計をしなければならない。

してみれば、アドレスビット（アドレス空間）の異なる
マスタが後に追加される場合でも簡単にアドレス空間の
拡張ができるシステム構戒とすれば良いと考えられる。

本発明の課題は、上記のような場合でもアドレス空間の
設計変更を行うことなくメモリのアクセスを行なえるよ
うなコンピュータシステムを構築できるようにすること
である。

（課題を解決するための手段〕 本発明の手段は次の通りである。

マスタ１（第１図の本発明のブロック図を参照、以下同
様）は、例えばＣＰＵやＤＭＡ、サブＣＰＵ、プリンタ
等の個々にメモリをアクセスできる装置である。

記憶手段２はプログラムデータや実データを記憶し、複
数の上記マスタ１によりアクセスされるメモリである。

拡張アドレスエリア記憶千段３は、上記記憶手段２のア
クセスに必要な拡張アドレスエリアを記憶し、例えば上
記各マスタ毎に対応したビット数のアドレスエリアを有
′する。

アクセス指示制御手段４は、上記マスタ１から記憶手段
２へのアクセス要求があると上記記憶千段２のアクセス
が可能であるか判断し、例えば複数のマスタ１から同時
にアクセス要求がある場合にはそのアクセスの順位を設
定する等のアクセス指示制御を行う。

アドレス拡張手段５は、上記アクセス指示制御千段４の
アクセス制御に従って上記マスタ１からのアクセス要求
を処理し、例えばアクセス要求のあったマスタ１のアド
レス空間を拡張する場合には上記拡張アドレスエリア記
憶千段３の拡張アドレスエリアを用いて上記記憶手段２
のアクセスを行う。

〔作　　用〕

本発明の手段の作用は次の通りである。

あるマスタｌが記憶千段２に記憶されるプログラムデー
タ等の資源をアクセスする場合、マスタ１からのアクセ
ス要求はアクセス指示制御千段４へ出力され、該アクセ
ス指示制御手段４は上記記憶手段２が他のマスタ１によ
りアクセス中ではないか等の判断を行い、記憶手段２を
他のマスタ１がアクセス中でなければ該マスタ１からの
アクセスが可能である指示をアドレス拡張千段５へ出力
する。アドレス拡張手段５では該マスタ１が記憶手段２
をアクセスする際アドレスの拡張が必要であれば、拡張
アドレスエリア記憶千段３から該マスタ１のアクセス処
理に必要な拡張アドレスエリアを読み出しアドレス空間
の拡張を行う。

このようにアクセス制御することにより、アクセスを要
求するマスタ１に必要な拡張アドレス空間を使用して記
憶千段２とのデータの授受が行える。

したがって、新たなシステム構築を行う場合でもメモリ
空間の設計変更を行うことなくコンビュータシステムの
追加構築を容易に行うことができる。

〔実　施　例〕

以下、第２図乃至第４図を参照しなから一実施例を説明
する。

第２図は一実施例の′メモリ空間拡張回路を含むコンピ
ュータシステムのブロック図である。同図において、Ｃ
ＰＵ６は不図示のＲＯＭに記憶されるシステムプログラ
ムに従って制御を行い、ＣＰＵＧ内のアービタ７は後述
するＩ／０８、不図示のサブＣＰＵ等からのアクセス要
求が同時に発生した場合にその処理の優先順位を決める
。ＣＰＵ６はアドレスバスＡ，データバスＤ１アービト
レーシゴンバスＡＲで構威されるシステムバスを介して
上記Ｉ／Ｏ８、メモリ空間拡張回路９、内部■／０１０
、メモリ１１と接続されている。また図示しないが、Ｃ
ＰＵ６は上記システムバスを介してサブＣＰＵやＤＭＡ
にも接続され一つのコンピュータシステムを構威してい
る。

１／０８は、例えばプリンタやテレタイプ等で構成され
メモリをその機器により直接アクセスできる所謂マスタ
機器である。また、内部１／０１０は例えばキーボード
等で構或されている。メモＩＪ　１　１にはこのシステ
ム処理に必要なデータが記憶され、ＣＰＵ６やＩ／０８
、不図示のサブＣＰＵやＤＭＡにより共通に利用される
。

メモリ空間拡張回路９は判定回路ｌ２及びｎ個のレジス
タ１３−１〜１３−ｎで構威されていて、後述するメモ
リ空間の拡張を行わない限り上記メモリ１１のアクセス
はできない。

第３図は上記メモリ空間拡張回路９の具体的回路図であ
る。判定回路１２はｎ個のアンドゲート（ＡＮＤゲート
）１２−１〜１２−ｎで構威され、ＡＮＤゲー｝　１　
２−１〜１２−ｎの出力は夫々対応するレジスタ１３−
１〜１３−ｎに接続されている。レジスタ１３−１〜１
３−ｎは各々８ビットでｉｔされ、このレジスタの８ビ
ットのエリアは後述するようにアドレス空間として利用
される。

また、判定回路１２を構戒するＡＮＤゲート１２１〜１
２−ｎの入力にはビジー信号（ＢＢＳＹ）が供給される
と共に、アクセス要求信号（ＢＲＩ〜ＢＲｎ）が供給さ
れる。ビジー信号はＩ／０８や不図示のサブＣＰＵ，Ｄ
ＭＡ等の一つがシステムを使用中である時、その使用中
である機器から判定回路１２へ出力される信号である。

また、アクセス要求信号はメモリ空間を拡張して処理を
行うことを必要とする機器から出力される信号である。

ここで、アクセス要求信号（ＢＲＩ）はＩ／０８を構或
する例えばプリンタがメモリ空間を拡張してプリント処
理を行う場合に１／０８から出力される信号であるとす
る。また、アクセス要求信号（ＢＲ２）は不図示の例え
ばサブＣＰＵがメモリ空間を拡張してプログラム処理を
行う場合にサブＣＰＵから出力される信号であり、以下
他のアクセス要求信号（ＢＲ３〜ＢＲｎ）もＤＭＡ等が
メモリ空間を拡張して対応する処理を行う場合に出力さ
れる信号であるものとする。

一方、上記アービタ７には上記ビジー信号及びアクセス
要求信号が人力し、アービタ７はこれらの信号から処理
の優先順位や処理の可能性を判断してアクセス要求信号
が出力された機器へアクセス指示信号（ＢＧＩ〜ＢＧｎ
）を出力する。

以上の構或のコンピュータシステムにおいて、■／０８
を構成する例えばプリンタでメモリ１１に記憶されたデ
ータを用紙に印字する為メモリ１１のアクセスを行う場
合について説明する。この場合、先ずＩ／０８からアク
セス要求信号（ＢＲ１）がＣＰＵ６内のアービタ７へ出
力される。アービタ７はこの時メモリ１１が他のマスタ
によりアクセス中でないかの判断を行う。例えばこの時
、サブＣＰＵが不図示の外部記憶装置との間でデータの
授受の最中であり、メモリ１１へのデータの書き込み、
又はメモリエ１のデータを外部記憶装置ヘファイルして
いる場合にはプリンタへのアクセス指示信号の出力を行
えない。このような場合には例えばメモリ１１のアクセ
ス順位を次順位として確保する。

一方、メモリｌ１が他のマスタによってアクセスされて
いなければ、アービタ７はプリンタ（Ｉ／Ｏ８）へアク
セス指示信号（ＢＧＩ）を出力する。プリンタは上記ア
クセス指示信号が人力すると、上記アクセス要求信号に
加えてビジイー信号をアドレス拡張回路９へ出力する。

アドレス拡張回路９内のアンドゲート１２−１は上記ア
クセス要求信号（ＢＲＩ）とビジイー信号の入力により
、レジスタ１３−１へ出力を行いレジスタ１３−１の例
えば８ビットのエリアはアドレスバスＡと接続される。

この為、アドレスバスＡは実質的に予め設定されている
プリンタのアドレス空間より８ビット拡張されてメモリ
ｌ１をアクセスすることができる。したがって、本シス
テム構築後本システムのアドレス空間と異なるアドレス
空間を有するプリンタを追加構築してもシステムバスや
メモリ１１等を再設定する必要は無い。

以上の説明はエ／０８を構成する例えばプリンタのアク
セス例を示したものであるが、例えばサブＣＰＵがメモ
リ１１をアクセスする為アクセス要求信号（ＢＲ２）を
アービタ７へ出力した場合にも同様に処理される。すな
わち、先ずサブＣＰＵからアクセス要求信号（ＢＲ２）
がＣＰＵ６内のアービタ７へ出力され、アービタ７はこ
の時メモリ１１が他のマスタによりアクセス中であるか
判断し、例えばこの時、他のマスタのアクセス中であれ
ばメモリ１１のアクセス順位を次順位として確保し、他
のマスタによってアクセスされていなければ、アービタ
７はサブＣＰＵヘアクセス指示信号（ＢＧ２）を出力す
る。サプＣＰＵは上記アクセス指示信号が人力すると上
記アクセス要求信号に加えてビジイー信号をアドレス拡
張回路９へ出力し、アドレス拡張回路９内のアンドゲー
ト１２−２は上記アクセス要求信号（ＢＲ２）とビジイ
ー信号の入力により、レジスタ１３−２へ出力を行いレ
ジスタ１３−２の例えば８ビットのエリアはアドレスバ
スＡと接続され、アドレスバスＡは実質的にサブＣＰＵ
の有するアドレス空間より８ビット拡張されてメモリ１
１をアクセスすることができる。したがって、前述と同
様にアドレス空間と異なるサブＣＰＵを追加構築しても
システムバスやメモリ１１等を再設定する必要は無い。

第４図は他の実施例を説明するメモリ空間拡張回路の回
路図である．同図は第２図に示すメモリ空間拡張回路９
に替えて使用するものである。すなわち、アドレス空間
拡張回路１４内にＡＮＤゲ−｝！２−１〜１２−ｎの判
定回路と、デコーダ回路１５と、ＲＡＭ１６を有して構
戒するものである。

このように構戒することによって、拡張用アドレスエリ
アはＲＡＭ１６の容量分拡張可能となる。

すなわち、デコーダ回路１５を対応するアンドゲ−｝１
２−１〜１２−ｎの出力で指定することによりデコーダ
回路１５はＲＡＭ１５内の対応するアドレスエリアの数
をアドレスバスＡへ接続することができる。

したがって、本実施例のようにＲＡＭ１６を用いること
で拡張できるアドレスエリアの数の選択が極めて自由と
なる。

尚、最初の実施例においてもレジスタ１３−１〜１３−
ｎのメモリ領域をマスタ機器のアドレス空間に対応させ
て設定できることは勿論である。

〔発明の効果］ 本発明によれば、メモリのアクセスに必要なアドレス空
間が異なるマスタ機器の場合でもメモリ空間拡張回路に
よりこれを補って拡張されたアドレスによりメモリのア
クセスができる。

したがって、コンピュータシステムにマスタ機器の追加
構築を容易に行うことができる。

【図面の簡単な説明】

第１図は本発明のブロック図、 第２図は一実施例のメモリ空間拡張装置を含むコンピュ
ータシステムのブロック図、 第３図はメモリ空間拡張回路の回路図、第４図は他の実
施例のメモリ空間拡張回路の回路図である。 １・・・マスタ、 ２・・・記憶手段、 ３・・・拡張アドレスエリア記憶手段、４・・・アクセ
ス指示制御手段、 ５・・・アドレス拡張手段．

Claims (1)

【特許請求の範囲】
1. 複数のマスタと、該マスタによりアクセスされる記憶手
   段と、該記憶手段のアクセスに必要な拡張アドレスエリ
   アを有する拡張アドレスエリア記憶手段と、前記マスタ
   から前記記憶手段へのアクセスが可能かどうか判断し該
   アクセスの指示／不指示の制御を行うアクセス指示制御
   手段と、該アクセス指示制御手段からアクセス指示があ
   った時前記拡張アドレスエリア記憶手段から対応する拡
   張アドレスを使用して前記記憶手段のアクセスを行うア
   ドレス拡張手段とを有することを特徴とするメモリ空間
   拡張装置。