JPH0316485A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は，画像情報等を記録・再生する映像信号処理装
置に関するものである。

従来の技術 近年メモリを用いて映像信号を処理したビデオテーブレ
コーダ（以下ＶＴＲと記す）が商品化されている。ＶＴ
Ｒに関して、メモリを使用する機１、発明の名称 映像信号処理装置 ２，特許請求の範囲 （１）通常再生信号をアナログーデジタル変換する▲Ｄ
変換器と，前記再生信号から水平同期信号を分離する同
期分離回路と、前記同期分離回路から出力した水平同期
信号を基準に前記▲Ｄ変換器から出力したデジタル信号
をメモリに書き込むためのクロックを発生する書き込み
クロック発生回路と、前記書き込みクロック発生回路か
ら出力されたクロックと前記水平同期信号を使って、メ
モリに前記▲Ｄ変換器から出力した　３、ディジタル信
号を書き込む制御を行う書き込み制御回路と，少なくと
も１水平走査線のデータを蓄積できる容量を持ち、書き
込みと読み出しを非同期に行なえるメモリと、前記メモ
リに書き込んだデジタル信号を前記水平同期信号と非同
期に読み出すためのクロックを発生する読み出しクロッ
ク発生回路と，前記読み出しクロッ能としては、早送り
再生・巻戻し再生時のスキュー歪み補正やタイムペース
コレクタ等が行なわれているが、これらの機能は水平同
期信号を基準κ書き込み，メモリの読み出しは水平同期
信号とは無関係に行なうことでスキュー歪みのないサー
チ画像及びタイムベースコレクタを実現している。

しかしサーチ画像に訃いて，エンベ検波スイッチ信号を
切り換えた時、画面上にスイッチングノイズが残ってし
壕う。

以下図面を参照しながら，従来の映像信号処理装置の一
例について説明する。

第３図は従来のメモリを用いてスキュー歪みを補正して
いる映像信号処理装置のブロック図を示すものである。

第３図に２いて、１は映像信号の入力端子、２は入力さ
れた映像信号をデジタルビデオ信号にアナログーデジタ
ル変換する▲Ｄ変換器、３は少なくとも１水平走査線の
データを蓄積できる容量を持ち、書き込みと読み出しを
非同期に行なえるメモリ、４はデジタルビデオ信号をデ
ジタル−アナログ変換するＤＡ変換器、５は入力された
映像信号から水平同期信号を抜きとる同期分離回路、６
ぱ同期分離回路６から出力された信号を基準にして▲Ｄ
変換器２とメモリ３の書き込みを制御するためのクロッ
クを発生する書き込みクロック発生回路，７は同期分離
回路６から出力された信号を基準に書き込みクロックで
メモリの制御信号を作る書き込み制御回路、８は入力さ
れた映像信号と非同期にメモリ３とＤＡ変換器４の読み
出しを制御するためのクロックを発生する読み出しクロ
ック発生回路、９は読み出し夕ロック発生回路８から出
力された信号によってメモリの読み出しを制御する読み
出し制御回路、１０ぱ映像信号の出力端子である。

以上のように構成された従来のメモリからの入力映像信
号と非同期で読み出しを行なって早送り再生・巻戻し再
生時に生じるスキュー歪みを無くす映像信号処理装置に
ついて、以下第３図を用いてその動作を説明する。

入力端子１から入力された映像信号は，同期分離回路６
で分離された水平同期信号を基準にして、書き込みクロ
ック発生回路６で▲Ｄ変換器２とメモリ３を制御するた
めのクロックを発生させる。

１た書き込みクロック発生回路６から出力された信号と
同期分離回路６で分離された水平同期信号によって、メ
モリへの書き込みを制御する信号を発生する。入力され
た映像信号と同期せずにメモリ３とＤＡ変換器４の読み
出しを制御するためのクロックを発生する読み出しクロ
ック発生回路８によって、読み出し制御回路９で制御信
号を発生させる。以上の制御によって映像信号を▲Ｄ変
換して，メモリ３で所望の処理を行った後ＤＡ変換して
出力端子１０から出力している・ 発明が解決しようとする課題 しかしながら上記のような構成では、早送シ再生・巻戻
し再生時にエンベ検波スイッチ信号の切り換わりで生じ
るスイッチングノイズによって１水平走査線の乱れが画
面に出てしまうという問題克を有していた。

本発明は上記問題点を鑑み、早送り再生・巻戻し再生で
のエンベ検波スイッチ信号の切り換えを画面の見えない
部分で行なうことと、エンベ検波スイッチ信号が切り換
わった次の１水平走査線分のデータはメモリに書き込１
ず、前フィン（つ！９エンベ検波スイッチ信号が切り換
わった時の１水平走査線のデータ）を再度メモリから読
み出すという制御を行なうことで，エンベ検波スイッチ
信号のスイッチングノイズによって生じる１水平走査線
が乱れるという問題を解決した映像信号処理装置を提供
するものである。

課題を解決するための手段 上記問題点を解決するために本発明の映像信号処理装置
は、通常再生信号をアナログーデジタル変換する▲Ｄ変
換器と，前記再生信号から水平同期信号を分離する同期
分離回路と、前記同期分離回路から出力した水平同期信
号を基準に前記▲Ｄ変換器から出力したデジタル信号を
メモリに書き込むためのクロックを発生する書き込みク
ロック発生回路と、前記書き込みクロック発生回路から
出力されたクロックと前記水平同期信号を使って、メモ
リに前記▲Ｄ変換器から出力したデジタル信号を書き込
む制御を行う書き込み制御回路と、少なくとも１水平走
査線のデータを蓄積できる容量を持ち、書き込みと読み
出しを非同期に行なえるメモリと、前記メモリに書き込
んだデジタル信号を前記水平同期信号と非同期に読み出
すためのクロックを発生する読み出しクロック発生回路
と、前記読み出しクロック発生回路から前記メモリの読
み出しを制御する読み出し制御回路と、前記メモリから
読み出されたデジタル信号をデジタル−アナログ変換す
るＤＡ変換器と、早送り再生・巻戻し再生時にエンベ検
波スイッチ信号が切り換わった後の１水平走査線のデー
タを前記メモリに書き込まない制御を行う両エッジ検出
回路とを備えたことを特徴とするものである。

作用 本発明は上記した構成によって、早送り再生・巻戻し再
生でのエンベ検波スイッチ信号を画面の見えない部分で
切り換え、エンベ検波スイッチ信号が切り換わった後の
１水平走査線分のデータをメモリに書き込１ずに、エン
ベ検波スイッチ信号が切り換わった時の１水平走査線分
のデータを再度読み出すという制御を行うことができる
。上記の処理を行うことによシ、早送シ再生・巻戻し再
生で生じる１水平走査線の乱れは無くなシ、見やすい画
面を得ることができる。

実施例 以下、本発明の実施例の早送り再生・巻戻し再生時に生
じるスキュー歪みを補正し１たエンベ切り換え時に生じ
る乱れを無くして、見やすい画面が得られる映像信号処
理装置について、図面を参照しながら説明する。

第１図は本発明の実施例のスキュー歪みを補正し、１た
エンベ切り換え時に生じる乱れを無くして見やすい画面
が得られる映像信号処理のブロック図を示すものである
。第１図にかいて、２ｏぱ映像信号の入力端子、２１は
入力された映像信号をデジタルビデオ信号にアナログー
デジタル変換する▲Ｄ変換器、２２ｉｊ少なくとも１水
平走査線のデータを蓄積することができる容量を持ち、
書き込みと読み出しを非同期に行なえるメモリ、２３ぱ
デジタルビデオ信号を映像信号にデジタル−アナログ変
換するＤ人変換器，２４ぱ入力された映像信号を水平同
期信号に分離する同期分離回路，２６は同期分離回路２
４から出力された信号を基準にして▲Ｄ変換器２１とメ
モリ２２の書き込みを制御するためのクロックを発生す
る書き込みクロック発生回路、２６は同期分離回路２４
から出力された信号を基準に書き込みクロックでメモリ
の制御信号を作る書き込み制御回路，２７ぱ同期分離回
路２４から出力されて信号の立ち上がシエッジを検出す
る立ち上がりエッジ検出回路、２８はエンベ検波スイッ
チ信号の入力端子、２９はエンベ検波スイッチ信号が切
り換わった時に同期分離回路２４で分離された水平同期
信号に同期して両エッジ検出を行なう両エッジ検出回路
，３０はエンベ検波スイッチ信号の切り換えをテレビジ
ヲンの見えない部分で行なうためのシフト回路、３１は
シフトされたエンベ検波スイッチ信号の出力端子、３２
ぱ入力された映像信号と同期せずにメモＩ７　２　２　
，　Ｄ人変換器２３の読み出しを制御するためのクａツ
クを発生する読み出しクロック発生回路、３３は読み出
しクロック発生回路３２からの信号によってメモリの読
み出しを制御する信号を発生する読み出し制御回路、３
４は出力端子である。

以上のように構成された映像信号処理装置について以下
第１図，第２図を用いてその動作を説明する。

第２図はメモリの書き込みを制御するための信号を表わ
す図である。ａ　Ｊｄ　Ｖ　Ｔ　Ｈの早送り再生・巻戻
し再生時に生じるエンベ検波スイッチ信号，ｂは同期分
離回路で分離した水平同期信号、Ｃはシフト回路から出
力されたエンベ検波スイッチ信号、ｄはメモリの書き込
みを制御する信号（メモリへの書き込み可能期間は”Ｌ
ｏｗ’″レベルで、”Ｈｉｇｈ”レベルの期間は書き込
み停止になる）を表わすものである。

入力端子２０から入力された映像信号を同期分離回路２
４で水平同期信号に分離し、水平同期信号を基準に書き
込みクロック発生回路２６で信号を作シ、▲Ｄ変換器２
までのサンプリングクロック．メモリの書き込み用クロ
ックとして使う。１た同期分離回路２４からの出力信号
と書き込みクロック発生回路２６からの出力信号でメモ
リ２２の書き込みを制御する信号を書き込み制御回路２
ｅから出力する。尚、早送シ再生・巻戻し再生時には、
同期分離回路２４から出力した信号の立ち上がりを立ち
上がシエッジ検出回路から出力し、その信号を基準にし
て書き込みクロックでカウントしてテレビジ３冫画面の
見えない部分（約６３μｓｅｃ以上）筐でエンベ検波ス
イッチ信号の切り換えをシフトして出力端子３１から出
力する。次に立ち上が９検出回路２７から出力された信
号に同期してエンベ検波スイッチ信号の両エッジ検出を
行ない、メモリの書き込みを止めるという制御信号を両
エッジ検出回路３９から出力する。メモＩＪ　２　２か
ら読み出す時は、同期分離回路２４から出力された水平
同期信号とは無関係に読み出しクロック発生回路３２か
らクロック出力し、メモリ２２の読み出し用クロック，
▲Ｄ変換器２３のサンブリングクロックとして使う。そ
の他メモリ２３の読み出しを制御するための信号を読み
出しクロツクを使って読み出し制御回路３３から出力す
る。メモリ２２から出力されたデジタルビデオ信号をＤ
Ａ変換器２３でデジタル−アナログ変換して、出力端子
３４から出力する。エンベ検波スイッチ信号ａｈ、早送
シ再生・巻戻し再生の速度によって変化して、入力映像
信号とは無関係であるためにどこで切り換わるかわから
ない。そのため水平同期信号ｂの立ち上がりエッジを基
準にテレビジ３ンの見えない部分（約６３μｓｅｃ以上
）筐でエンベ検波スイッチ信号の切り換えをシフトする
。シフトしたエンベ検波スイッチ信号を波形Ｃに示す。

次にエンベ検波スイッチ信号の切り換えの部分をシフト
しただけでは、ビデオテーブが減磁していた場合等でス
イッチングノイズが多くなった時にシフト後の水平同期
信号を乱してし１う可能性がある。そのためエンベ検波
信号が切り換わった次の水平走査線のデータＢぱメモリ
には書き込ｌず、１水平走査前のデータ人を再度読み出
すという制御を行なう。水平同期信号ｂの立ち上がりエ
ッジを検出した後エンベ検波スイッチ信号ａを同期させ
、エンベ検波スイッチ信号の両エッジを検出し、ライト
イネープル信号ｄとしてメモリ２２に入力することでエ
ンベ検波スイッチ信号が切り換わる前の水平走査線のデ
ータ人を２度読み出す。

以上のように本実施例によれば、早送り再生・巻戻し再
生時にエンベ検波スイッチング信号で生じるスイッチン
グノイズ等によって１水平走査線が乱れるという問題点
を解決し、見やすい画面を得ることができる。

発明の効果 以上のように本発明によれば、早送り再生・巻戻し再生
時に生じるエンベ検波スイッチ信号のスイッチングノイ
ズ等を画面の見えない所に追い込み、１た乱れたボ平走
査線を画面上に出力しないという制御を行なうことがで
き、上記の処理を行うことにより，早送り再生・巻戻し
再生時に見やすい安定した画像を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例の映像信号処理装置のブロッ
ク図、第２図はエンベ検波スイッチ信号及びメモリの書
き込みの制御信号を表わす波形図、第３図は従来の映像
信号処理装置を示すブロック図である。 ２０・・・・・・入力端子、２１・・・・・ＡＤ変換器
、２２・・・・・・メモリ、２３・・・・・・ＤＡ変換
器、２４・・・・・・同期分離ロ路、２６・・・・・・
書き込みクロック発生回路、２６・・・・・・書き込み
制御回路、２７・・・・・・立ち上がりエッジ検出回路
、２８・・・・・・エンベ検波スイッチ信号の入力端子
，２９・・・・・・両エッジ検出回路，３０・・・・・
・シフト回路、３１・・・・・・エンベ検波スイッチ信
号の出力端子，３２・・・・・読み出しクａツク発生回
路、３３・・・・・・読み出し制御回路、３４・・・・
・・出力端子。

Claims (2)

【特許請求の範囲】
1. （１）通常再生信号をアナログ−デジタル変換するＡＤ
   変換器と、前記再生信号から水平同期信号を分離する同
   期分離回路と、前記同期分離回路から出力した水平同期
   信号を基準に前記ＡＤ変換器から出力したデジタル信号
   をメモリに書き込むためのクロックを発生する書き込み
   クロック発生回路と、前記書き込みクロック発生回路か
   ら出力されたクロックと前記水平同期信号を使って、メ
   モリに前記ＡＤ変換器から出力したディジタル信号を書
   き込む制御を行う書き込み制御回路と、少なくとも１水
   平走査線のデータを蓄積できる容量を持ち、書き込みと
   読み出しを非同期に行なえるメモリと、前記メモリに書
   き込んだデジタル信号を前記水平同期信号と非同期に読
   み出すためのクロックを発生する読み出しクロック発生
   回路と、前記読み出しクロック発生回路から前記メモリ
   の読み出しを制御する読み出し制御回路と、前記メモリ
   から読み出されたデジタル信号をデジタル−アナログ変
   換するＤＡ変換器と、早送り再生・巻戻し再生時にエン
   ベ検波スイッチ信号が切り換わった後の１水平走査線の
   データを前記メモリに書き込まない制御を行う両エッジ
   検出回路とを備えることを特徴とする映像信号処理装置
   。
2. （２）エンベ検波信号の切り換えを水平同期信号の手前
   までシフトするシフト回路とを備えること　を特徴とす
   る特許請求の範囲第１項記載の映像信号処理装置。