JPH03156910A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03156910A
JPH03156910A JP1295008A JP29500889A JPH03156910A JP H03156910 A JPH03156910 A JP H03156910A JP 1295008 A JP1295008 A JP 1295008A JP 29500889 A JP29500889 A JP 29500889A JP H03156910 A JPH03156910 A JP H03156910A
Authority
JP
Japan
Prior art keywords
film
photosensitive
exposure
photoresist
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1295008A
Other languages
English (en)
Inventor
Noboru Moriuchi
森内 昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1295008A priority Critical patent/JPH03156910A/ja
Publication of JPH03156910A publication Critical patent/JPH03156910A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ホトリソグラフィ技術を用いた高集積半導体
装置や薄膜集積回路の製造に関し、例えば、感光性被膜
の下側に位置する金属薄膜、その他の被加工簿膜に高寸
法精度のパターンを形成し得る技術に関する。
[従来の技術] 高集積半導体装置の製造においては、半導体基板上に感
光性被膜を塗布した後に、集積回路を構成する1層分の
パターンが描画されているホトマスフを用いて前記感光
性被膜を露光・現像するホトリソグラフィ技術と、露光
・現像後の感光性被膜の残りの部分をマスクとしてその
下側に位置する金属薄膜、その他の被加工薄膜をエツチ
ングするエツチング技術とによって、複雑な集積回路パ
ターンを数ミリメートル四方の中に形成している。
ところで、前記感光性被膜を塗布するにあたっては、ま
ず感光性樹脂を半導体基板の中央部に滴下した後にその
半導体基板を回転させ、この回転による遠心力を利用し
て、感光性樹脂を半導体基板全面に行き渡らせる。しか
る後に感光性樹脂を乾燥させることにより感光性被膜を
形成する。この方法は一般的にスピンコード法と言われ
ている。
このスピンコード法により半導体基板上に感光性被膜を
塗布すると、感光性被膜の表面は略平坦化されるが、下
地層に段差があると感光性被膜の膜厚は不均一になる。
第2図(A)に示すように、半導体基板、例えばシリコ
ンウェハ基板11の上に絶縁性の酸化シリコン膜12を
形成し、その酸化シリコン膜12の上にポリシリコン】
3をパターン形成し、さらにその上に酸化シリコン膜1
4を介して1層目の配線用アルミニウム15をパターン
形成し、次に酸化シリコン膜16を介して2層目の配線
用アルミニウム17を積層すると、ポリシリコン13及
び1層目の配線用アルミニウム15をパターン形成した
ことにより、感光性被膜、即ちホトレジスト18を塗布
する前の半導体装置の表面には段差が形成される。
被加工薄膜、例えば金属簿膜である2層目の配線用アル
ミニウム17をエツチングして配線パターンを形成する
ために、この」二にエツチングの際のマスクとなるホト
レジスト18をスピンコード法により塗布すると、塗布
されたホトレジスト18の表面は略平坦になるが、ホト
レジスト18の下側に位置する下地層には段差が形成さ
れているので、ホトレジスト18の膜厚は不均一になる
この状態で、配線の線幅が均一であるようなマスクパタ
ーンをホトレジスト18に露光により転写すると、下地
層の段差によって露光・現像・エツチングにより形成さ
れる配線用アルミニウム17の線幅が部分的に変わると
いう問題が生じる。
即ち、下地層の段差の上部と下部とに亘って延びる2層
目の配線用アルミニウム17の配線パターンを形成する
に際しホトレジスト18を加工する場合、ホトレジスト
18がポジ形で使用するホトマスク60に第2図(B)
のように平行に均一な線幅のパターンが描画されている
場合に、ホトレジスト18の膜厚の薄い部分(下地層の
段差の上部)における溝が下地層に達した際その溝の底
部の幅寸法が最適になるように露光時間を設定すると、
ホトレジスト18の膜厚の厚い部分(下地層の段差の下
部)における溝に関しては露光不足になり、現像時にホ
トレジスト18の膜厚の厚い部分における溝は完全に下
地層に達しないか、下地層に達してもその溝の底部の幅
寸法は十分でない。
そのため、現像後の残りのホトレジスト18をマスクと
して用いてエツチングにより2層目の配線用アルミニウ
ム17に配線パターンを形成すると、下地層の段差の下
部では本来個別の配線であるべき隣り合うパターンの間
の不要な配線用アルミニウム17が十分にエツチングさ
れず、下地層の段差の下部で形成された配線の線幅は設
計パターンより太くなり短絡してしまう危険性がある。
また、ホトレジスト18の膜厚の厚い部分(下地層の段
差の下部)における溝が下地層に達した際その溝の底部
の幅寸法が最適になるように露光時間を設定すると、ホ
トレジスト18の膜厚の薄い部分(下地層の段差の上部
)における溝に関しては露光過剰になり、現像時にホト
レジスト18の膜厚の薄い部分における溝の底部の幅寸
法が必要以上に大きくなる。
そのため、現像後の残りのホトレジスト18をマスクと
して用いてエツチングにより2層目の配線用アルミニウ
ム17に配線パターンを形成すると、第2図(C)及び
(D)に示すように、下地層の段差の上部では個別の配
線である隣り合うパターンの間の配線用アルミニウム1
7が必要以上にエツチングされ、下地層の段差の上部で
形成された配線の線幅は設計パターンより細くなり導通
不良を起こす危険性がある。
従って、ホトレジスト18の膜厚の厚い部分における溝
の底部の幅寸法が最適になるように露光時間を設定して
、露光不足によりホトレジスト18の膜厚の厚い部分に
おける溝が現像時に完全に下地層に達せずに下地層の段
差の下部での隣り合う配線が短絡してしまうのを防ぎ、
かつ、下地層の段差の上部での配線の線幅が細くなって
導通不良を起こすのを防止して、下地層の段差によらず
如何なる個所においてもエツチングにより形成される配
線の線幅を略一定にするためには、ホトレジスト18の
膜厚の薄い部分(下地層の段差の上部)に対応するホト
マスク60の全遮光部60aの幅寸法を大きくしなけれ
ばならない。
なお、ホトレジスト18がネガ形である場合はホトマス
ク60の全遮光部と全透光部とが逆になり、下地層の段
差に対応する配線の線幅等が逆になるだけで同様の問題
が生じる。
そのため、高解像度で高寸法精度の配線パターンを形成
することができなかった。
そこで、近年は高寸法精度の配線パターンを形成する必
要がある際に、表面は略平坦であるが下地層の段差によ
って膜厚が不均一になる感光性被膜の上に、非感光性薄
膜を均一な膜厚になるように積層して、さらに、その非
感光性薄膜の上に感光性被膜を積層することにより、均
一な膜厚である感光性被膜を上層に形成する3層レジス
ト構造を用いて、均一な露光強度で均一な膜厚の」二層
感光性被膜を露光する、いわゆる3層レジスト技術によ
っている。
[発明が解決しようとする課題] 上記の3層レジスト技術では、露光により均一な膜厚の
上層感光性被膜にマスクパターンを高寸法精度で転写し
、現像により上層感光性被膜の不要部分を除去した後、
上層感光性被膜の残りの部分をマスクとしてその下側に
位置する非感光性薄膜の不要部分をドライエツチングに
より除去し、さらに、その下側に位置する下層感光性被
膜を異方性エツチングにより除去する、という複雑なプ
0セスが必要となる。
本発明は、上述した課題を解決するために、高寸法精度
のパターンを形成することが可能となる半導体装置の製
造方法を提供することを目的とする。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添付図面から明らかに
なるであろう。
[課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
請求項1記載の発明は、被加工薄膜上に感光性被膜を塗
布し、ホトマスクに描画されたマスクパターンを露光に
より感光性被膜に転写して、転写後の感光性被膜の不要
部分を現像により除去した後、残りの感光性被膜をマス
クに用いて被加工薄膜に所望のパターンを形成するにあ
たり、被加工薄膜上に感光性被膜を塗布した後、その感
光性被膜にマスクパターンを露光により転写する際に、
該感光性被膜の膜厚分布に対応した露光強度で露光し現
像するものである。
請求項2記載の発明は、遮光部分と透光部分とからなり
露光してもそれ自体個別のパターンとして前記感光性被
膜に転写されず、段階的に又は連続的に透過光強度を変
化させ得るように形成される透過光強度調節部が含まれ
ているホトマスクを用い、該感光性被膜の膜厚分布に対
応した露光強度で露光するものである。
請求項3記載の発明は、前記被加工薄膜である金属薄膜
に所望の配線パターンを形成するにあたり、金属薄膜上
に感光性被膜を塗布した後、その感光性被膜にマスクパ
ターンを露光により転写する際に、該感光性被膜の膜厚
分布に対応した露光強度で露光し現像するものである。
また、その際に、ホトマスクのマスクパターンの一部に
、段階的に又は連続的に透過光強度を変化させ得るよう
に形成される透過光強度調節部が含まれているホトマス
クを用いるようにしたものである。
[作用コ 請求項1乃至3記載の発明によれば、感光性被膜の膜厚
分布に対応した露光強度で露光し現像することにより、
被加工薄膜上に塗布した感光性被膜の厚さによらず、如
何なる個所においても最適な露光強度で露光することが
できる。つまり、感光性被膜の膜厚の厚い部分では感光
性被膜を強く露光する一方、感光性被膜の膜厚の薄い部
分では感光性被膜を弱く露光することができる。このこ
とにより、露光・現像により感光性被膜に開けられる溝
の底部の幅寸法を調節できるので、残りの感光性被膜を
マスクにしてエツチングすることにより高解像度で高寸
法精度のパターンを形成することができる。
[実施例コ 以下に、本発明の1実施例をホトレジスト18がポジ形
である場合について説明する。
まず、第1図(B)に基づいて透過光強度調節部50b
を有するホトマスク50の詳細について説明する。
このホトマスク50のマスクパターンは、全遮光部50
aと透過光強度調節部50bと全透光部50cとからな
り、全遮光部50aが2層目の配線用アルミニウム17
の配線パターンに対応し、透過光強度調節部50bがホ
トレジスト】8の膜厚が段階的に又は連続的に変化して
いる部分に対応し、全透光部50cがホトレジスト18
の膜厚の厚い部分に対応するように配設する。
この透過光強度調節部50bの透光部分20aを挾んで
隣り合う遮光部分20bは、そのピッチが露光装置の解
像能力よりも小さく、かつ遮光部分20bも露光装置の
解像能力よりも小さいため、露光しても透過光強度調節
部50bにおける透光部分20aと遮光部分20bはそ
れ自体個別のパターンとしてホトレジスト18に転写さ
れない。
しかし、透過光強度調節部50bを透過した露光光は段
階的に又は連続的にその強度を変えられてホトレジスト
18を露光することになる。
このホトマスク50の透過光強度調節部50bを透過す
る光の強度を段階的に又は連続的に変えるには透過光強
度調節部50bにおける遮光部分20bの幅寸法を段階
的に又は連続的に変えてお11 12− けばよい。
具体的に説明すると、透過光強度調節部50bにおける
遮光部分20bの幅寸法をホトレジスト18の膜厚が厚
くなるのに伴って徐々に小さくすることにより透過光の
強度を徐々に強くできるようにしておけば、ホトレジス
ト18の膜厚の変化に対応する透過光強度を容易に得る
ことができる。
上述したように透過光強度調節部50bを有するホトマ
スク18を作製しておけば、ホトレジスト18の膜厚の
薄い部分は弱く露光され、ホトレジスト18の膜厚が厚
くなるのに伴って徐々に強く露光され、ホトレジスト1
8の膜厚の厚い部分は強く露光されることになる。
次に、第1図に基づいて、透過光強度調節部50bを有
するホトマスク50を用いて露光・現像することにより
不要部分を除去されたホトレジスト18の残りの部分を
マスクとして2層目の配線用アルミニウム17に所望の
配線パターンを形成する工程の詳細を述べる。
第1図(A)は、製造途中の半導体装置の断面図で、シ
リコンウェハ基板11の上に絶縁性の酸化シリコン膜1
2を形成し、その酸化シリコン膜12の上にポリシリコ
ン13をパターン形成し、さらにその上に酸化シリコン
膜14を介して1層目の配線用アルミニウム15をパタ
ーン形成し、次に酸化シリコン膜16を介して2層目の
配線用アルミニウム17を積層し、最上層にホトレジス
ト18を塗布した状態である。
同図に示すように、ポリシリコン13又は1層目の配線
用アルミニウム15のパターン形成により、2層目の配
線用アルミニウム17の表面には段差が形成される。
この2層目の配線用アルミニウム17をエツチングして
、所望の配線パターンを形成するために、この」−にエ
ツチングの際のマスクとなるホトレジスト18をスピン
コード法により塗布する。塗布されたホトレジスト18
の表面は、ポリシリコン13又は配線用アルミニウム1
5により形成される段差の影響をあまり受けずに略平坦
な表面となるが、下地層には段差が形成されているので
ホトレジスト18の膜厚は不均一になる。
この膜厚の不均一なホトレジスト18に2層目の配線用
アルミニウム17の配線パターンを露光により転写する
際に、上述した透過光強度調節部50bを有するホトマ
スク5oを用いることによって、下地層に段差がある場
合でもホトレジスト18の各個所に対して最適な強度で
露光できるので、ホトレジスト18の膜厚の傳い部分は
弱く露光され、ホトレジスト18の膜厚の増大に伴って
露光強度が強くなり、ホトレジスト18の膜厚の厚い部
分は強く露光されることになる。
それによって、ホトレジスト18の膜厚の厚い部分(下
地層の段差の下部)における溝が下地層に達した際その
溝の底部の幅寸法が最適になるように露光時間を設定し
ても、ホトレジスト18の膜厚の薄い部分(下地層の段
差の」二部)における溝に関して露光過剰とならず、現
像時にホトレジスト18の膜厚の簿い部分における溝の
底部の幅寸法はホトレジスト18の膜厚の厚い部分にお
ける溝の底部の幅寸法と略同程度となる。
その後、残りのホトレジスト18をマスクに用いて下地
層の2層目の配線用アルミニウム17をエツチングして
配線パターンを形成すると、第1図(C)、(D)に示
すように、形成された配線の線幅は2層目の配線用アル
ミニウム17の表面の起伏によらず段差の上部でも下部
でも路間−となる。
以」二説明したように、透過光強度調節部を有するホト
マスクを用いて露光・現像した後に、残りの感光性被膜
をマスクとして下地層をエツチングすることによって、
下地層に高解像度で高寸法精度のパターンを容易に形成
できる。
なお、用いられるホトレジスト18がネガ形である場合
は、全遮光部50aが2層目の配線用アルミニウム17
のうちエツチングにより除去する部分に対応し、透過光
強度調節部50bが2層目の配線用アルミニウム17の
配線パターンのうちホトレジスト18の膜厚が段階的に
又は連続的に変化している部分に対応し、全透光部50
cが2層目の配線用アルミニウム17の配線パターンの
うちホトレジスト18の膜厚の厚い部分に対応するよう
に配設しておけば、ホトレジスト18がポジ形である場
合と同様な効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、本発明を配線用アルミニウムの配線パターンの
形成に適用するだけでなく、絶縁性の酸化シリコン膜を
挾んでその」―下にそれぞれ位置する配線用アルミニウ
ムと半導体領域とを導通させるために酸化シリコン膜に
開けるコンタクトホールを形成する際にも本発明を適用
すれば、コンタクトホールを如何なる個所に開ける場合
でもコンタクトホールの底部の径を均一化することがで
きる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の製造工
程に適用した場合について説明し16 たが、それに限定されるものではない。
[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
被加工薄膜上に感光性被膜を塗布し、ホトマスクに描画
されたマスクパターンを露光により感光性被膜に転写し
て、転写後の感光性被膜の不要部分を現像により除去し
た後、残りの感光性被膜をマスクに用いて被加工薄膜に
所望のパターンを形成するにあたり、被加工薄膜」二に
感光性被膜を塗布した後、その感光性被膜にマスクパタ
ーンを露光により転写する際に、該感光性被膜の膜厚分
布に対応した露光強度で露光し現像するため、被加工簿
膜上に塗布した感光性被膜の厚さによらず、如何なる個
所においても最適な露光強度で露光することができる。
つまり、感光性被膜の膜厚の厚い部分では感光性被膜を
強く露光する一方、感光性被膜の膜厚の薄い部分では感
光性被膜を弱く露光することができる。このことにより
、露光・現像により感光性被膜に開けられる溝の底部の
幅寸法を調節できるので、残りの感光性被膜をマスクに
してエツチングすることにより高解像度で高寸法精度の
パターンを形成することができる。
【図面の簡単な説明】
第1図(A)はホトレジスト塗布後の半導体装置の断面
図、 第1図(B)は本発明の製造方法に用いられる透過光強
度調節部を有するホトマスクの部分拡大平面図、 第1図(C)は本発明の製造方法により形成された配線
パターンの部分拡大平面図、 第1図(D)は本発明の製造方法により配線パターンが
形成された半導体装置の部分拡大斜視図、第2図(A)
はホトレジスト塗布後の半導体装置の断面図、 第2図(B)は従来の製造方法に用いられるホトマスク
の部分拡大平面図、 第2図(C)は従来の製造方法により形成された配線パ
ターンの部分拡大平面図、 第2図(D)は従来の製造方法により配線パターンが形
成された半導体装置の部分拡大斜視図である。 17・・・・配線用アルミニウム(被加工薄膜、金属薄
膜)、18・・・・ホトレジスト(感光性被膜)20a
・・・・透光部分、20b・・・・遮光部分、50.6
0・・・・ホトマスク、50b・・・・透過光強度調節
部。 第 1 図 CD) 特開平 1b6910(7) (A) (B)

Claims (1)

  1. 【特許請求の範囲】 1、被加工薄膜上に感光性被膜を塗布し、ホトマスクに
    描画されたマスクパターンを露光により該感光性被膜に
    転写して、転写後の該感光性被膜の不要部分を除去した
    後、該感光性被膜の残部をマスクとして用いて前記被加
    工薄膜に所望のパターンを形成するにあたり、被加工薄
    膜上に感光性被膜を塗布した後、該感光性被膜にマスク
    パターンを露光により転写する際に、該感光性被膜の膜
    厚分布に対応した露光強度で露光し現像することを特徴
    とする半導体装置の製造方法。 2、遮光部分と透光部分とからなり露光してもそれ自体
    個別のパターンとして前記感光性被膜に転写されず、段
    階的に又は連続的に透過光強度を変化させ得るように形
    成される透過光強度調節部が含まれているホトマスクを
    用い、該感光性被膜の膜厚分布に対応した露光強度で露
    光するようにしたことを特徴とする請求項1記載の半導
    体装置の製造方法。 3、前記被加工薄膜である金属薄膜に所望の配線パター
    ンを形成するにあたり、金属薄膜上に感光性被膜を塗布
    した後、該感光性被膜にマスクパターンを露光により転
    写する際に、該感光性被膜の膜厚分布に対応した露光強
    度で露光し現像することを特徴とする請求項1又は2記
    載の半導体装置の製造方法。
JP1295008A 1989-11-15 1989-11-15 半導体装置の製造方法 Pending JPH03156910A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1295008A JPH03156910A (ja) 1989-11-15 1989-11-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1295008A JPH03156910A (ja) 1989-11-15 1989-11-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03156910A true JPH03156910A (ja) 1991-07-04

Family

ID=17815144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1295008A Pending JPH03156910A (ja) 1989-11-15 1989-11-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03156910A (ja)

Similar Documents

Publication Publication Date Title
JP4556757B2 (ja) 半導体装置の製造方法
JP2000150828A (ja) 電子デバイス並びに半導体装置、及び電極形成方法
KR970007822B1 (ko) 반도체 장치의 제조 방법
JPH03156910A (ja) 半導体装置の製造方法
US8765612B2 (en) Double patterning process
JPH03142466A (ja) 半導体装置の製造方法及びそれに用いられるマスク
US6316358B1 (en) Method for fabricating an integrated circuit device
JP2675525B2 (ja) 半導体装置の微細パターン形成方法
JPH06105686B2 (ja) 半導体装置の製造方法
JPS6347924A (ja) 半導体装置の製造方法
KR100372816B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100212011B1 (ko) 패턴 형성용 마스크 및 이를 이용한 노광방법
KR20010086625A (ko) 반도체 메모리 소자의 층간절연막 평탄화 방법
KR0146254B1 (ko) 게이트 전극 형성방법
KR100365751B1 (ko) 반도체소자의콘택홀형성방법
KR100326430B1 (ko) 감광막패턴형성방법
KR100382548B1 (ko) 반도체 소자의 제조방법
KR900001272B1 (ko) 반도체 장치의 배선구조에 있어서 오토레지스트 형성방법
KR19990086370A (ko) 반도체 장치의 사진식각 방법
JP2570709B2 (ja) エツチング方法
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JP2811724B2 (ja) エッチング方法
JPS62177922A (ja) 半導体装置の製造方法
JPH10221851A (ja) パターン形成方法
JPH05308102A (ja) 半導体装置の製造方法