JPH03154392A - 埋め込み型半導体発光素子 - Google Patents
埋め込み型半導体発光素子Info
- Publication number
- JPH03154392A JPH03154392A JP29453089A JP29453089A JPH03154392A JP H03154392 A JPH03154392 A JP H03154392A JP 29453089 A JP29453089 A JP 29453089A JP 29453089 A JP29453089 A JP 29453089A JP H03154392 A JPH03154392 A JP H03154392A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- current
- type
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は、埋め込み型半導体発光素子に関するものであ
る。
る。
従来、低しきい値電流で基本横モード発振をする半導体
発光素子は、発光領域となる活性層を含む所定のメサス
トライプを形成し、その両脇を注入電流を阻止する電流
阻止層で埋め込むことにより製作されていた。活性層に
電流を注入するときに埋め込み領域に電流が流れないよ
うにするための電流阻止層は、逆バイアスｐ−ｎ接合を
含む構造とするのが一般的である。例えば第３図に示す
ように、ｐ形１ｎＰ基板１の上にｐ形１ｎＰクラッド層
２、ｌ ｎＧａＡｓ Ｐ活性層３およびｎ形ＩｎＰクラ
ッド層４をこの順序で成長させ、適当なエンチング法に
よりメサ形を形成したのち、ｎ形ＩｎＰ層５、ｐ形１
ｎ、 Ｐ層６からなる埋め込み層を成長させ、更にこの
上に全面にｎ形１ｎＰクラ７ド層７およびｎ“形１ ｎ
ＧａＡｓ Ｐキャップ層８を成長させる。
発光素子は、発光領域となる活性層を含む所定のメサス
トライプを形成し、その両脇を注入電流を阻止する電流
阻止層で埋め込むことにより製作されていた。活性層に
電流を注入するときに埋め込み領域に電流が流れないよ
うにするための電流阻止層は、逆バイアスｐ−ｎ接合を
含む構造とするのが一般的である。例えば第３図に示す
ように、ｐ形１ｎＰ基板１の上にｐ形１ｎＰクラッド層
２、ｌ ｎＧａＡｓ Ｐ活性層３およびｎ形ＩｎＰクラ
ッド層４をこの順序で成長させ、適当なエンチング法に
よりメサ形を形成したのち、ｎ形ＩｎＰ層５、ｐ形１
ｎ、 Ｐ層６からなる埋め込み層を成長させ、更にこの
上に全面にｎ形１ｎＰクラ７ド層７およびｎ“形１ ｎ
ＧａＡｓ Ｐキャップ層８を成長させる。
このような構造の素子に、基板側にプラス、キャップ層
側にマイナスのバイアスを加えると、電流通路１−２−
３−４−７−８は順方向になり、活性層に電流が注入さ
れる。一方、この時、ｎ形ｌｎＰ層５とｐ形１ｎＰ層６
との間は逆バイアスになるので、電流通路１−５−６−
７−８は逆バイアスになり、電流通路は■止される。
側にマイナスのバイアスを加えると、電流通路１−２−
３−４−７−８は順方向になり、活性層に電流が注入さ
れる。一方、この時、ｎ形ｌｎＰ層５とｐ形１ｎＰ層６
との間は逆バイアスになるので、電流通路１−５−６−
７−８は逆バイアスになり、電流通路は■止される。
（発明が解決しようとする課題）
しかしながら、大面積にわたって均一なエピタキシャル
成長が可能であるという特徴をもつＭＯＣＶＤ法を用い
てｐ−ｎ接合形電流阻止層をもつ埋め込み型半導体発光
素子を形成しようとすると、その断面構造は、第３図に
示すように、ｎ形］ｎＰ層５がメサの両側面全面上に形
成される。従って、矢印で示すような順方向の電流通路
１−５−４−７−８が形成され、この通路に沿って電流
が流れてしまう、この電流成分は活性層に注入される電
流ではないので、不要なリーク電流である。
成長が可能であるという特徴をもつＭＯＣＶＤ法を用い
てｐ−ｎ接合形電流阻止層をもつ埋め込み型半導体発光
素子を形成しようとすると、その断面構造は、第３図に
示すように、ｎ形］ｎＰ層５がメサの両側面全面上に形
成される。従って、矢印で示すような順方向の電流通路
１−５−４−７−８が形成され、この通路に沿って電流
が流れてしまう、この電流成分は活性層に注入される電
流ではないので、不要なリーク電流である。
活性Ｎ３に注入する電流を増やそうとすると、同時にこ
のリーク電流も増大してしまう。その結果、光出力が注
入を流と共に直線的に変化するという関係が消失する。
のリーク電流も増大してしまう。その結果、光出力が注
入を流と共に直線的に変化するという関係が消失する。
このことは、光出力が注入電流とともに飽和（頃向にな
ることを意味するので、高出力を得るための大きな障害
になる。同時に、注入電流を変調することによって光出
力を変調しようとする直接変調において直線性が失われ
ることになり、変調歪発生の原因となる。
ることを意味するので、高出力を得るための大きな障害
になる。同時に、注入電流を変調することによって光出
力を変調しようとする直接変調において直線性が失われ
ることになり、変調歪発生の原因となる。
（課題を解決するための手段と作用）
本発明は上記問題点を解決したより高出力でかつ、変調
歪の小さな埋め込み型半導体発光素子を提供するもので
、第１導電形半導体基板上に、第１導電形クラッド層、
活性層および第２導電形クラッド眉が順次積層されたメ
サ形状のダブルヘテロ構造の両側を、ｐ−ｎ接合を有す
る電流阻止層で埋め込んだ埋め込み型半導体発光素子に
おいて、を流阻止層は高抵抗を有する第２導電形層上に
第１導電形層を積層してなり、前記高抵抗を有する第２
導電形層を介してダブルヘテロ構造の両側に埋め込まれ
ていることを第１発明とし、電２ｉＪｔｌｌ上層は、高
抵抗を有する超薄膜第２導電形層上に超薄膜第１導電形
層を積層してなるｐ−ｎ接合の多層構造を有することを
第２発明とするものである。
歪の小さな埋め込み型半導体発光素子を提供するもので
、第１導電形半導体基板上に、第１導電形クラッド層、
活性層および第２導電形クラッド眉が順次積層されたメ
サ形状のダブルヘテロ構造の両側を、ｐ−ｎ接合を有す
る電流阻止層で埋め込んだ埋め込み型半導体発光素子に
おいて、を流阻止層は高抵抗を有する第２導電形層上に
第１導電形層を積層してなり、前記高抵抗を有する第２
導電形層を介してダブルヘテロ構造の両側に埋め込まれ
ていることを第１発明とし、電２ｉＪｔｌｌ上層は、高
抵抗を有する超薄膜第２導電形層上に超薄膜第１導電形
層を積層してなるｐ−ｎ接合の多層構造を有することを
第２発明とするものである。
上述のように、高抵抗を有する第２導電形層上に第１導
電形層を積層した電流阻止層をＭＯＣＶＤ法で形成する
と、メサの両側は高抵抗の第２導電形層で被われるため
、従来のような電流阻止層中の第２導電層から活性層上
の第２導電形クラッド層に至るチャンネルの電流が減少
し、しきい値電流も減少する。特に、第２発明に示すよ
うに、電流阻止層が超薄膜多層構造からなり、多くの逆
バイアスｐ−ｎ接合を有する場合には、電流阻止層中の
リーク電流は非常に小さく、さらにメサの側面上に形成
される高抵抗を有する超薄膜第２導電形層のために、活
性層側面上をリークする電流も減少し、しきい値電流が
減少する。
電形層を積層した電流阻止層をＭＯＣＶＤ法で形成する
と、メサの両側は高抵抗の第２導電形層で被われるため
、従来のような電流阻止層中の第２導電層から活性層上
の第２導電形クラッド層に至るチャンネルの電流が減少
し、しきい値電流も減少する。特に、第２発明に示すよ
うに、電流阻止層が超薄膜多層構造からなり、多くの逆
バイアスｐ−ｎ接合を有する場合には、電流阻止層中の
リーク電流は非常に小さく、さらにメサの側面上に形成
される高抵抗を有する超薄膜第２導電形層のために、活
性層側面上をリークする電流も減少し、しきい値電流が
減少する。
（実施例］
以下、図面に示した実施例に基づいて本発明の詳細な説
明する。
明する。
第１図は、本発明にかかる埋め込み型半導体発光素子の
第１の実施例の断面図であり、ｐ形ＩｎＰ７Ｊ十反１の
上にＰ形１ｎＰクランド層２．１ｎＧａＡｓ Ｐ活性Ｎ
３およびｎ形１ｎＰクラッド層４をこの順序で成長させ
、適当なエツチング法によリメサ形を形成し、次いで、
埋め込み成長時に、まず、高抵抗のｎ形ノンドープＩｎ
Ｐ層９（キャリア濃度（ｌ ＸＩＯ”Ｃｌ−２）を成長
させて活性層３側面を被い、次いで、ｐ形１ｎＰ層６を
積層させて電流阻止層を形成し、さらに、全面にｎ形Ｉ
ｎＰクラッド層７およびｎ′″形１ ｎＧａＡｓ Ｐキ
ャン１層８を成長させた。
第１の実施例の断面図であり、ｐ形ＩｎＰ７Ｊ十反１の
上にＰ形１ｎＰクランド層２．１ｎＧａＡｓ Ｐ活性Ｎ
３およびｎ形１ｎＰクラッド層４をこの順序で成長させ
、適当なエツチング法によリメサ形を形成し、次いで、
埋め込み成長時に、まず、高抵抗のｎ形ノンドープＩｎ
Ｐ層９（キャリア濃度（ｌ ＸＩＯ”Ｃｌ−２）を成長
させて活性層３側面を被い、次いで、ｐ形１ｎＰ層６を
積層させて電流阻止層を形成し、さらに、全面にｎ形Ｉ
ｎＰクラッド層７およびｎ′″形１ ｎＧａＡｓ Ｐキ
ャン１層８を成長させた。
第２図は第２の実施例の断面図を示し、第１の実施例と
同様に形成したメサを埋め込むに際し、超薄膜ｎ−形Ｉ
ｎＰ層１０（キャリア４度＜ Ｉ ＸＩＯ”Ｃ「１）と
超薄膜ｐ形１ｎＰ層１１の多層構造１２、すなわちドー
ピング超格子を用いて埋め込み電流阻止層とした。第１
表に第１．第２実施例および比較のための従来例の構成
材質の内容を示し、第４図に発光特性の測定結果を示し
た。
同様に形成したメサを埋め込むに際し、超薄膜ｎ−形Ｉ
ｎＰ層１０（キャリア４度＜ Ｉ ＸＩＯ”Ｃ「１）と
超薄膜ｐ形１ｎＰ層１１の多層構造１２、すなわちドー
ピング超格子を用いて埋め込み電流阻止層とした。第１
表に第１．第２実施例および比較のための従来例の構成
材質の内容を示し、第４図に発光特性の測定結果を示し
た。
尚、本実施例においてはｐ形基板を用いた例を示したが
、ｎ形基板を用いて、各層の導電形をρ形基板の場合の
導電形の逆にしてもよい。
、ｎ形基板を用いて、各層の導電形をρ形基板の場合の
導電形の逆にしてもよい。
第２図
第３図
〔発明の効果〕
以上説明したように本発明によれば、活性層を含むメサ
の両側を、高抵抗を有するクラッド層を介してｐ−ｎ接
合を有する電流阻止層で埋め込むため、しきい値電流密
度が減少し、変調歪が小さくなるという優れた効果があ
る。
の両側を、高抵抗を有するクラッド層を介してｐ−ｎ接
合を有する電流阻止層で埋め込むため、しきい値電流密
度が減少し、変調歪が小さくなるという優れた効果があ
る。
第１図は本発明にかかる埋め込み型半導体発光素子の第
１実施例の断面図、第２図は第２実施例の断面図、第３
図は従来例の断面図、第４図はしきい値電流と活性層の
厚さの関係を示す図である。 １・・・ｐ形１ｎＰ７１＝板、 ２・・・ｐ形１ｎＰク
ラッド層、 ３・・・活性層、 ４．７・・・ｎ形
１ｎＰクラッド層、 ５・・・ｎ形１ｎＰ層、 ６・・
・ｐ形１ｎＰ層、 ８− ｎ ”形１ ｎＧａＡｓ
Ｐキ、ヤプ層、９・・・ｎ形ノンドープＩｎＰ層、 １
０・・・超薄膜ｎ形１ｎＰ層、 １１−・・超薄膜ｐ
＠ ｆ ｎ Ｐ層、 １２・・・多層構造。
１実施例の断面図、第２図は第２実施例の断面図、第３
図は従来例の断面図、第４図はしきい値電流と活性層の
厚さの関係を示す図である。 １・・・ｐ形１ｎＰ７１＝板、 ２・・・ｐ形１ｎＰク
ラッド層、 ３・・・活性層、 ４．７・・・ｎ形
１ｎＰクラッド層、 ５・・・ｎ形１ｎＰ層、 ６・・
・ｐ形１ｎＰ層、 ８− ｎ ”形１ ｎＧａＡｓ
Ｐキ、ヤプ層、９・・・ｎ形ノンドープＩｎＰ層、 １
０・・・超薄膜ｎ形１ｎＰ層、 １１−・・超薄膜ｐ
＠ ｆ ｎ Ｐ層、 １２・・・多層構造。
Claims (2)
- （１）第１導電形半導体基板上に、第１導電形クラッド
層、活性層および第２導電形クラッド層が順次積層され
たメサ形状のダブルヘテロ構造の両側を、ｐ−ｎ接合を
有する電流阻止層で埋め込んだ埋め込み型半導体発光素
子において、電流阻止層は高抵抗を有する第２導電形層
上に第１導電形層を積層してなり、前記高抵抗を有する
第２導電形層を介してダブルヘテロ構造の両側に埋め込
まれていることを特徴とする埋め込み型半導体発光素子
。 - （２）電流阻止層は、高抵抗を有する超薄膜第２導電形
層上に超薄膜第１導電形層を積層してなるｐ−ｎ接合の
多層構造を有することを特徴とする請求項１記載の埋め
込み型半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29453089A JPH03154392A (ja) | 1989-11-13 | 1989-11-13 | 埋め込み型半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29453089A JPH03154392A (ja) | 1989-11-13 | 1989-11-13 | 埋め込み型半導体発光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03154392A true JPH03154392A (ja) | 1991-07-02 |
Family
ID=17808976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29453089A Pending JPH03154392A (ja) | 1989-11-13 | 1989-11-13 | 埋め込み型半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03154392A (ja) |
-
1989
- 1989-11-13 JP JP29453089A patent/JPH03154392A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6384186A (ja) | トランスバ−ス・ジャンクション・ストライプ・レ−ザ | |
| US4048627A (en) | Electroluminescent semiconductor device having a restricted current flow | |
| JPH03154392A (ja) | 埋め込み型半導体発光素子 | |
| JP2780275B2 (ja) | 埋込み構造半導体レーザ | |
| JPS60167390A (ja) | 半導体発光素子 | |
| JPS63144589A (ja) | 半導体レ−ザ素子 | |
| JPS59125684A (ja) | 埋め込み形半導体レ−ザ | |
| JPS61230388A (ja) | 埋込型半導体レ−ザ | |
| JPS62172781A (ja) | 半導体レ−ザ及びその製造方法 | |
| JP2555984B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPH03203282A (ja) | 半導体レーザダイオード | |
| JPH03129892A (ja) | 半導体発光素子 | |
| JPS61228684A (ja) | 半導体発光素子 | |
| JPH07106687A (ja) | 半導体レ−ザ | |
| JPH05226775A (ja) | 半導体レーザ素子 | |
| JPS59231885A (ja) | 光半導体装置 | |
| JPH02229487A (ja) | 多重量子井戸型半導体発光素子 | |
| JPH0513872A (ja) | ヘテロ接合型半導体レーザ | |
| JPS58110085A (ja) | 埋め込み形半導体レ−ザ | |
| JPH0653613A (ja) | 半導体素子 | |
| JPS62205655A (ja) | 半導体集積回路装置 | |
| JPS60154587A (ja) | 半導体レ−ザ素子 | |
| JPS5884485A (ja) | 埋め込みヘテロ構造半導体レ−ザ | |
| JPH0545078B2 (ja) | ||
| JPH04188679A (ja) | 半導体発光素子 |