JPH03153214A - 配線パターンの絶縁方法 - Google Patents

配線パターンの絶縁方法

Info

Publication number
JPH03153214A
JPH03153214A JP29125489A JP29125489A JPH03153214A JP H03153214 A JPH03153214 A JP H03153214A JP 29125489 A JP29125489 A JP 29125489A JP 29125489 A JP29125489 A JP 29125489A JP H03153214 A JPH03153214 A JP H03153214A
Authority
JP
Japan
Prior art keywords
mask
conductor pattern
electric conductor
wiring pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29125489A
Other languages
English (en)
Inventor
Hisao Tosaka
久雄 登坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP29125489A priority Critical patent/JPH03153214A/ja
Publication of JPH03153214A publication Critical patent/JPH03153214A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、TFTパネル、ICパネルなどにおける基板
に形成された配線パターンを絶縁する配線パターンの絶
縁方法に関する。
[従来の技術] 一般に、TFTパネル、ICパネルなどにおける基板に
おいては、その表面にウェットエツチングにより配線パ
ターンが形成され、こののち基板の表面の全域に亘って
絶縁膜が被覆され、この絶縁膜で配線パターンの絶縁が
図られる。
従来このような絶縁膜は、5i02やSiNなどをCV
D法により成膜して被覆したり、或いはポリイミドやS
OGをスピン塗布法により塗布して被覆している。
[発明が解決しようとする;1111m]しかしながら
このような方法においては、基板の表面の全域に絶縁膜
が被覆されため、この絶縁膜の全体に生じる応力、ある
いは絶縁膜と基板との熱膨張差などにより基板が反るよ
うに変形したり、クラックが生じてしまうことがある。
また絶縁膜をCVD法により被覆する場合やスピン塗布
法で被覆する場合、配線パターンを形成する工程とは別
の工程で絶縁膜を形成しなければならないため、作業工
程が複雑となり製造能率が低下し、またコストが高くな
る難点があった。
本発明はこのような点に着目してなされたもので、その
目的とするところは、基板に反りやクラックが生じる恐
れがなく、また配線パターンを形成する工程中に能率よ
く配線パターンに絶縁膜を被覆して絶縁することができ
る配線パターンの絶縁方法を提供することにある。
[課題を解決するためのf段] 本発明はこのような目的を達成するために、基板上に配
線となる導電性の被膜を形成し、この被膜の上に絶縁性
のフォトレジストを塗布し、このフォトレジストをパタ
ーニングして配線パターンに対応するマスクを形成し、
このマスクから露出する部分の前記被膜をエツチングに
より除去して前記被膜を配線パターンに形成し、この配
線パターンの上に残る前記マスクを該マスクの溶融点近
くまで加熱して軟化させ、この軟化させたマスクで前記
配線パターンの表側面の全体を被覆して絶縁するように
したものである。
C作 用〕 このような絶縁方法においては、配線パターンに対応す
る部分にのみ絶縁膜が形成され、基板の表面の全域が絶
縁膜で被覆されるようなことがない。そして配線パター
ンに対する絶縁膜がその配線パターンの形成工程中に能
率よく形成される。
[実施例] 以下、本発明の実施例について図面を参照して説明する
第1図に第1の実施例を示し、図中1が基板で、まずこ
の基板1の表面に第1図(a)に示すように、AJ%C
r、ITOなどの導電性の被M 2 aを形成し、さら
にこの被H2の上に絶縁性のフォトレジスト3aを塗布
する。そしてこのフォトレジスト3aの所要部分を露光
し、かつ現像してフォトレジスト3aによるマスク3を
形成し、さらにこの状態で前記被膜2aの露出部分を薬
液でエツチングして第1図(b)に示すように前記マス
ク3に対応する配線パターン2を形成する。
通常の場合においては、こののち配線パターン2の上に
残っているマスク3を剥離して除去するわけであるが、
本発明においては、エツチングにより配線パターン2を
形成したのちに、この配線パターン2の上のマスク3を
その溶融点近くの温度、例えば170〜200”C程度
の温度でベークする。
周知のように、被111i 2 aをエツチングした際
には、配線パターン2となる部分の両側部にマスク3の
両側部よりもその内側に浸蝕するようなサイドエツチン
グ部Eが形成される。このため上述のようにマスク3を
溶融点近くまで加熱すると、第1図(C)に示すように
マスク3が軟化してその両側部が垂れ下がり、この垂れ
下がった部分で配線パターン2の両側部が覆われ、これ
により配線パターン2の表面側の全体が被覆され、これ
により配線パターン2の絶縁が図られる。
このような絶縁方法によれば、配線パターン2のみがマ
スク3による絶縁膜で覆われるだけで、基板1の全体に
亘って絶縁膜が形成されることがなぐ、このため絶縁膜
の総面積が僅かとなり、したがって絶縁膜に生じる応力
が小さくなり、基板1と絶縁膜との熱膨張差によるよう
な変形やクラックの発生が防止される。
また配線パターン2を形成するためのマスク3をそのま
ま利用して、その配線パターン2の形成工程中に前記絶
縁膜を形成することができ、したがって絶縁膜形成用の
別工程が全く不要で、さらにはマスク3の除去工程も省
略でき、このため作業工程が簡単となり製造能率が向上
し、コストも低減する。
次に第2の実施例について第2図を参照して説明する。
この第2の実施例は、配線パターンの絶縁膜の材料とし
て有機物ではなく、信頼性のの点などを考慮して無機物
を使用する場合の例である。
まず第2図(a)に示すように、基板lの表面に導電性
の被膜2aを形成し、この被膜2aの上に第1層目のフ
ォトレジスト3aとして無機質の例えばPSG (燐珪
酸ガラス)を塗布し、さらにこのフォトレジスト3aの
上に第2層目のフォトレジスト3bとして有機質の通常
のフォトレジスト3bを塗布する。そしてこのフォトレ
ジスト3a、3bの所要部分を露光し、かつ現像して第
2図(b)に示すように7オトレジスト3a、3bによ
るマスク3.3を形成し、さらにこの状態で前記被膜2
の露出部分を薬液でエツチングして前記マスク3.3に
対応する配線パターン2を形成する。
こののち、第2図(C)に示すように、有機質のフォト
レジスト3bで形成された一方のマスク3を剥離して除
去する。次に無機質のフォトレジスト3aで形成された
他方のマスク3をその溶融点近くまで加熱してベークす
る。このべ−り処理により第2図(d)に示すように、
前記マスク3の両側部が軟化して垂れ下がり、配線パタ
ーン2の両側部が覆われ、これにより配線パターン2の
表面側の全体がマスク3すなわち無機質の絶縁膜で被覆
されて絶縁される。
[発明の効果] 以上説明したように本発明によれば、基板の表面の全域
に絶縁膜が形成されるようなことがなく、このため基板
に対する反りゃクラックの発生を防cmでき、また配線
パターンに対する絶縁膜をその配線パターンの形成工程
中に形成でき、このため作業工程がn ++tとなり製
造能率が向上し、かつコストも低減する利点がある。
【図面の簡単な説明】
第1図は本発明の第1の実施例による絶縁方法の工程図
、第2図は本発明の第2の実施例による絶縁方法の工程
図である。 1・・・基板、2・・・配線パターン、2a・・・被膜
、3・・・マスク、3a・・・フォトレジスト。

Claims (1)

    【特許請求の範囲】
  1. 基板上に配線となる導電性の被膜を形成し、この被膜の
    上に絶縁性のフォトレジストを塗布し、このフォトレジ
    ストをパターニングして配線パターンに対応するマスク
    を形成し、このマスクから露出する部分の前記被膜をエ
    ッチングにより除去して前記被膜を配線パターンに形成
    し、この配線パターンの上に残る前記マスクを該マスク
    の溶融点近くまで加熱して軟化させ、この軟化させたマ
    スクで前記配線パターンの表側面の全体を被覆して絶縁
    することを特徴とする配線パターンの絶縁方法。
JP29125489A 1989-11-10 1989-11-10 配線パターンの絶縁方法 Pending JPH03153214A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29125489A JPH03153214A (ja) 1989-11-10 1989-11-10 配線パターンの絶縁方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29125489A JPH03153214A (ja) 1989-11-10 1989-11-10 配線パターンの絶縁方法

Publications (1)

Publication Number Publication Date
JPH03153214A true JPH03153214A (ja) 1991-07-01

Family

ID=17766482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29125489A Pending JPH03153214A (ja) 1989-11-10 1989-11-10 配線パターンの絶縁方法

Country Status (1)

Country Link
JP (1) JPH03153214A (ja)

Similar Documents

Publication Publication Date Title
US10204933B2 (en) Thin film transistor and method for manufacturing the same, and display panel
CN109343746A (zh) 触控显示组件及其制造方法
US4328263A (en) Method of manufacturing semiconductor devices using lift-off technique
JP3109674B2 (ja) 液晶表示装置
JPH03153214A (ja) 配線パターンの絶縁方法
CN105826329A (zh) 一种阵列基板的制作方法、阵列基板及液晶面板
US7531454B2 (en) Method and apparatus of fabricating liquid crystal display device
JPS6155626A (ja) 液晶表示素子
JP3630222B2 (ja) 半導体装置およびその製造方法
JPS61194837A (ja) 構造化された表面を電気絶縁し平らにする方法
JPS615550A (ja) 半導体装置およびその製造方法
KR100447986B1 (ko) 광감지소자의칼라필터의제조방법
JP3653960B2 (ja) 半導体装置の製造方法
JP2001168500A (ja) 配線基板
KR960026402A (ko) 반도체 소자 제조 방법
KR100206896B1 (ko) 바이폴라 소자의 컨택형성 방법
JPS5824039B2 (ja) 多層配線パタ−ン形成法
TWI299566B (en) Display device and method for forming the same
JPS5892226A (ja) 集積回路素子の製造方法
JPS5961129A (ja) 半導体装置の電極形成方法
JPS6180839A (ja) 配線膜の形成方法
JPH1022384A (ja) 半導体装置およびその製造方法
JPS6281029A (ja) 半導体装置の製造方法
JPH0442992A (ja) 導体パターン多層構造の形成方法
JPH088171A (ja) パターン形成方法