JPH03152485A - 半導体評価装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は大量の集積回路の出荷あるいは受入れ時に、
その製品が良品か否かを試験するために用いられる半導
体評価装置に関するものである。

〔従来の技術〕

第３図は従来の量産用半導体評価装置の集積回路とのイ
ンタフェースとなる部分のブロック図である。図におい
て、αωは半導体評価装置と被測定集積回路との入出力
接続端子、αωは集積回路の機能試験をする際集積回路
に供給する入カバターン及び期特出カバターンを保持し
ているパターンメモリ、ａノは集積回路にパターンメモ
リαυの内容を供給するためのドライバ、α３は集積回
路の出カバターンとパターンメモリに保持された期特出
カバターンを比較するためのコンパレータ、α４はドラ
イバαりを集積回路に接続するか否かを設定するための
リレー（スイッチ）である。

第４図は第３図の半導体評価装置により試験をされる集
積回路の中の双方向性端子都合の回路図を示す。図にお
いて、α０）は双方向性入出力端子、（財）は双方向性
入出力端子（Ｌｏｌへ内部回路（財）の出力データＤＯ
を出力するための出力バッファで、その入出力切換信号
ＣＮＴは２人力ＯＲ回路のより供給されている。＠は双
方向性入出力端子（１０１の信号レベルを内部回路（至
）に供給するた−めの人力バッファである。

次に動作について説明する。双方向性入出力端子αωに
接続された、出力バッファ（至）は内部回路から与えら
れる入出力切換信号ＣＮＴにより、出力バッファの入力
信号Ｄｏを出力する場合と、出力をハイインピーダンス
の状態にする場合とにコントロールされている。通常前
者を出力モード、後者を入力モードと称しており、ここ
でもそう呼ぶことにする。このコントロール信号（ＣＮ
Ｔ）は通常種々の信号パスを経由して伝達されるため、
その入出力切換タイミングは一定ではない。ここでは、
少なくとも２種類以上の信号経路があることを説明しや
すくするため、２人力ＯＲ回路＠をコントロール信号生
成回路の最終段に挿入した。

つぎに、この集積回路の論理動作について、各部の波形
／状態を示す第５図に基づいて説明する。

双方向性入出力端子は入力／出力それぞれのモードで使
用されるが、第５図では簡略化しである時間間隔（周期
と呼ぶ）ごとに出力／入力モードに変化した場合を示し
ている。

ここで、ＣＮＴ信号が“Ｈ”レベルのとき出力モード、
“Ｌ”レベルのとき入力モードと設定している。

ここで、ＤＩ信号に着目すると、内部回路のＣＮＴ信号
と同期して、内部回路の出力データＤＯを出力する場合
と、双方向性入出力端子に印加される入力データＩＮを
出力する場合とがある。

一方、テスト時の半導体評価装置の動作を考えると、次
のようになる。一般に、集積回路等の半導体評価装置と
して使用されている大型テスタでは、双方向性入出力端
子αωに印加するテスタ側ドライバＱ２の駆動タイミン
グの切替えはリレーα尋で行なわれており、かつこのリ
レー０４の０Ｎ１０ＦＦタイミングは１つのテストシー
ケンスの中では、あらかじめ定められた時刻（実際には
各周期の最初からある時間後）に固定されてしまう。し
たがって、第５図のリレーＯＮ１０　Ｆ　Ｆ状態で示す
ように入力モード時にはテスタ側ドライバＯＮとなるが
、そのタイミングはｔ、で示される一定時刻である。（
ｔ、ｒ＝ｏ〜周期幅） 〔発明が解決しようとする課題〕 上記条件を前提に、テスト時の実デバイス（集積回路）
の加工信号をみると、第４図に示すように、ＣＮＴ信号
の切換タイミング（ｔｅｌ、ｔｅｌ、ｔｃ３、ｔｃ４）
とテスタ側ドライバが０Ｎ１０ＦＦタイミングｔ７との
差の間は不定状態となる。ここで不定Ａ、Ｂ、Ｃはそれ
ぞれ不定Ａ−直前のデバイス出力データ保持不定Ｂ−デ
バイスの出力バッファとテスタのドライバが衝突状態 不定Ｃ−直前のテスタドライバ出力データ保持 を意味している。

不定Ｂでは双方向性入出力端子の信号レベルは、デバイ
ス（集積回路）の出力バッファの駆動能力とテスタ側ド
ライバの駆動能力により決定され、“Ｌ”レベルでも“
Ｈ”レベルでもない中間電位となり、内部回路を発振状
態にせしめ、多大の電流が流れる。さらに、この信号が
フリップフロップ／レジスタ類のクロック信号に使用さ
れている場合は、シミュレーション結果と全く異なる状
態に設定されることすらある。

また、不定Ａ、Ｃは一見問題なさそうに見えるが、双方
向性入出力端にプルアップ／ダウン抵抗等が接続されて
いる場合、あるいはテスタｏｒデバイス側に何らかの電
流リークパスがあるときには不定Ｂと同様に動作すると
いう問題点がある。

この発明は上記のような問題点を解消するためになされ
たもので、集積回路の双方向性入出力端子における入出
力切換信号により、半導体評価装置側のドライバの接続
をコントロールする（リレーを制御する）ことにより、
集積回路と半導体評価装置側の出力同志が衝突したり、
入出力端子がフローティング状態とならない半導体評価
装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体評価装置は、被測定集積回路から
供給される双方向性入出力端子の入出力切換信号（情報
）により、評価装置側ドライバを集積回路に接続するか
否かを決定するリレーのオン／オフを制御する制御回路
を設けたものである。

〔作用〕

この発明における制御回路は、被測定集積回路から与え
られる信号／情報を判定する制御回路により、被測定集
積回路内の双方向性入出力端子の入出力切換信号の変化
タイミングと評価装置側のドライバ０Ｎ１０ＦＦを制御
するタイミングを同期させる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図はこの発明の半導体評価装置のブロック図である。図
において、ＱＯ）は半導体評価装置と被測定集積回路と
の入出力接続端子、αυは集積回路の機能試験をする際
、集積回路に供給する入カバターン及び期特出カバター
ンを保持しているパターンメモリ、０邊は集積回路にパ
ターンメモリ０υの内容を供給するためのドライバ、０
３は集積回路の出カバターンとパターンメモリに保持さ
れた期特出カバターンを比較するためのコンパレータ、
α４はドライバα力を集積回路に接続するか否かを設定
するためのリレー（スイッチ）である。

α９は外部から与えられる双方向性入出力切換信号を受
は上記リレーα尋を制御する制御回路である。

■は上記外部（通常は集積回路）から与えられる制御信
号を評価装置側に受は入れるための入力端子である。

次に箋作について説明する。第５図において、従来はあ
らかじめ定められたタイミング図アにより入出力切換が
行なわれていたが、本実施例の半導体評価装置ではリレ
ーα４のＯＮ１０　Ｆ　Ｆを制御回路０日を介して行な
うようにしたため、外部から供給される入出力切換信号
翰によってリレーが０Ｎ１０　Ｆ　Ｆされ、集積回路と
テスト装置間の出力信号同志の衝突（不定Ｂ）や不定Ａ
、Ｃに示されるような信号の不定状態の期間を最小限に
抑える。

第２図はこの発明の一実施例である集積回路側へ内部回
路図である。なお、制御回路α９としては一番簡単なも
のとしてはバッファのみでも構成できる。外部から供給
される双方向切換信号の信号振幅が小さい場合は、その
信号レベルを判定できるコンパレータ等を採用すること
もできる。

また、本実施例では入出力切換信号が信号端子を通じて
テスト装置に供給される場合を示したが、通常のテスト
用ファンクションパターンと同様に入出力切換タイミン
グを各双方向性入出力端子ごとに各周期対応で上記テス
トパターン情報の中に含め、その情報をもとに、制御回
路を動作させるという実現方法もある。

〔発明の効果〕

以上のようにこの発明によれば、半導体評価装置側のド
ライバＯＮ１０　Ｆ　Ｆのタイミングを外部（被測定集
積回路）から与えられる情報により制御できる構成にし
たので、集積回路試験時に発生した双方向性入出力端子
での信号の不定状態を最小限に抑えられるという効果が
ある。

【図面の簡単な説明】

第１図はこの発明の一実施例を説明する半導体評価装置
内の集積回路とのインタフェース部分のブロック図、第
２図はこの発明に係る集積回路の双方向性入出力端子側
の回路図、第３図は従来の半導体評価装置内の集積回路
とのインタフェース部分のブロック図、第４図は集積回
路の双方向性入出力端子側の回路図、第５図は集積回路
内部及びテスト時の動作を説明するためのタイミング図
である。 図において、α０）は入出力接続端子、ａυはパターン
メモリ、α２はドライバ、α３はコンパレータ、α尋は
リレー、αＧは制御回路、■は双方向性入出力切換信号
、０は出力バッファ、■は入力バッファ、＠はＯＲ回路
、（財）は内部回路を示す。なお、図中、同一符号は同
一、または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　双方向性入出力端子を有する集積回路のテストを行な
   う半導体評価装置において、上記双方向性入出力端子の
   入力／出力切換情報により動作する制御回路を備え、上
   記双方向性入出力端子に電位の供給・非供給を制御する
   ことを特徴とする半導体評価装置。