JPH03151659A - 半導体装置の外囲器 - Google Patents

半導体装置の外囲器

Info

Publication number
JPH03151659A
JPH03151659A JP1290064A JP29006489A JPH03151659A JP H03151659 A JPH03151659 A JP H03151659A JP 1290064 A JP1290064 A JP 1290064A JP 29006489 A JP29006489 A JP 29006489A JP H03151659 A JPH03151659 A JP H03151659A
Authority
JP
Japan
Prior art keywords
semiconductor device
envelope
lead
external terminals
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1290064A
Other languages
English (en)
Inventor
Nobutaka Matsuoka
信孝 松岡
Bunshirou Yamaki
八巻 文史朗
Yoshio Yamamoto
山本 善生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1290064A priority Critical patent/JPH03151659A/ja
Priority to KR1019900018101A priority patent/KR940008341B1/ko
Publication of JPH03151659A publication Critical patent/JPH03151659A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は半導体装置に関するもので、特に高周波用の
外囲器の寄生容量を改善した半導体装置の外囲器に関す
る。
(従来の技術) 従来より使用されている半導体装置に於いて、例えばI
Cの外囲器は、所定形状のモールド上にリード部材、回
路部等を設けている。第9図は、従来の半導体装置の外
囲器の構成を示したもので、モールドの基板ll上に、
図示形状のリード部材12aS12bS12c、  1
2d、  12e及び 121’と、リード部材13a
及び13bを有した回路部14が配設されている。この
ようにリード部材等を配設した外囲器に、例えば第10
図に示すダブルバランスドミキサ回路が組込まれるもの
とする。このダブルバランスドミキサ回路は、ダイオー
ド15+ 、152.153.154、コンデンサ16
1.162 、抵抗171.172及びインダクタンス
1g、19等により、図示の如く構成される。
そして、このように構成されたダブルバランスドミキサ
回路を、上述した外囲器に組込むと、第11図に示され
るようになる。すなわち、ダイオード15+ 、15□
、153.154を回路部14に組込み、これらダイオ
ード15□、15□、158.154の両端間のノード
と、各リード部材 t2aS12bs  12c。
12d、  12e及び12fとを接続した構成となっ
ている。
(発明が解決しようとする課題) しかしながら、上述したような構成の外囲器に於いて、
ダイオードの端子間容量は、例えば0.1pFあり、外
囲器による寄生容量のために、それ以上小さくすること
は困難なものであった。
このため、第11図の外囲器に於いて、リード部材13
aを接地して前記寄生容量を改善しようとすると、次の
ような結果が生じる。すなわち、ダイオード152の両
端間であるリード部材12bと12a間、及びダイオー
ド153の両端間であるリード部材12aと 12a間
は、シールド効果によってダイオードのチップの固有の
容量と同程度にまで小さくすることができる。しかしな
がら、リード部材 12aと 12c間、及びリード部
材 +2bと 121’間に於いては、寄生容量を減少
させることができないものであった。したがって、ダイ
オード間の容量偏差が大きくなるという現象が生ずる。
また、上述したダブルバランスドミキサ回路に於いて、
ダイオードの容量とその回路の動作限界周波数との関係
を表すと、第12図に示されるようになる。これによる
と、ダイオード容量が減少すると動作限界周波数が上昇
し、逆にダイオ−′ド容量が上昇すれば動作限界周波数
が下がるようになっている。したがって、上述した従来
の技術による半導体装置では、その容量が増大するか、
若しくは容量偏差が大きくなって、第10図の如きダブ
ルバランスドミキサ回路に使用することは困難なもので
あった。更に、前記容量偏差は、外囲器に起因するもの
であるため、特性の揃った複数の半導体素子を外囲器に
組込む場合、この容量偏差を改善することは困難であっ
た。
この発明は上記のような点に鑑みてなされたもので、複
数の半導体素子を外囲器に組込んだ半導体装置の端子間
容量の低減及び容量偏差を改善することのできる半導体
装置の外囲器を提供することを目的とする。
[発明の構成] (課題を解決するための手段) すなわちこの発明は、少なくとも3本の外部端子が第1
の方向に延設され、この第1の方向に対向した第2の方
向に少なくとも3本の外部端子が延設された半導体装置
の外囲器に於いて、上記外部端子の少なくとも1本は接
地されるべくもので、上記第1の方向と上記第2の方向
に延設された他の外部端子の間を遮蔽する遮蔽部を有す
ることを特徴とする。
(作用) この発明による半導体装置の外囲器は、少なくとも6本
の外部端子を有しており、そのうち3本ずつの外部端子
が互いに対向して延設されている。そして、上記外部端
子の少なくとも1本が接地用の端子となるもので、この
接地用の外部端子は他の対向する外部端子の間を遮蔽す
るように遮蔽部を有して設けられている。これにより、
端子間の容量偏差が改善された半導体装置の外囲器を実
現する。
(実施例) 以下図面を参照して、この発明の詳細な説明する。尚、
同実施例に於いて、前述の従来例と同じ部分には同一の
参照番号を付して、その説明を省略する。
第1図はこの発明に従った第1の実施例に係る半導体装
置の外囲器の構成を示すもので、1端子支持型の外囲器
を示したものである。同図に於いて、モールドの基板2
0上に、図示形状のリード部材21 a −21b %
  21 c s  21 d s  21 e 12
1 f及び2]gと、リード部材22を有した回路部2
3が配設されている。つまり、回路部23と直接接続し
ているリード部材は1つたけである。これらリード部材
は、例えば鉄、ニッケル、銅等により構成されている。
また、回路部23は、リード部材21aと 21d1 
リド部材21cと21gを、それぞれ遮蔽するように形
成した遮蔽部241及び242を有している。すなわち
、リード部材 21aと 21d、  リード部材21
cと21gのように、対向する端子間に、遮蔽部24.
及び24□が挿入されたように構成されている。
また、第2図は、この発明の第2の実施例による半導体
装置の外囲器の構成を示したもので、2端子支持型のも
のである。この第2の実施例では、回路部と直接接続し
ているリード部材を2つにしている。すなわち、モール
ドの基板20上に、図示形状のリード部材25a、  
25b、  25c、  25d、  25e及び25
rと、リード部材28a及び2Bbを有した回路部27
が配設されている。そして、回路部27には、対向する
リード部材25aと 2501 リード部材25bと 
25fとを、それぞれ遮蔽するように形成した遮蔽部2
8.及び282か形成されている。上記回路部27とリ
ード部材28a及び2Bbの如く、2端子支持の外囲器
では、第1図の外囲器に比べ、半導体装置の左右対称化
と樹脂封止以前のリード部材の強度を増している。
この外囲器に、実際にダブルバランスドミキサ回路を組
込むと、第3図に示すようになる。すなわち、1チツプ
内に組込まれた4つのダイオード151.152.15
3及び154が、回路部27に配設される。そして、こ
れらのダイオード15+ 、15□、15、及び154
の両端は、それぞれのリード部材に接続される。
この状態でリード部材26aまたは26bを接地すると
、ダイオード15、を介したリード部材25b125f
間、ダイオード152を介したリード部材25b、25
a間、ダイオード153を介したリード部材25a12
5a間、そしてダイオード154を介したリード部材2
5a、25c間の、それぞれの端子間容量はチ・ツブ固
有の容量まで低減することができる。これは、リード部
材26aまたは26bを接地することにより、回路部2
7の外側に形成された遮蔽部281及び282も接地状
態になる。これによって、リード部材25b、  25
f間、及びリード部材25a、  25c間が遮蔽され
、それらの端子間に生じていた容量を無視できる。した
がって、半導体装置の容量偏差を、実質的に無くすこと
ができるものである。
このように、対向するリード部材の間に遮蔽部を設けた
ことにより、この対向するリード部材の端子間の寄生容
量を改善することができる。これによって、他の端子間
容量との容量偏差を無くすことができる。
また、第4図は、この発明の第3の実施例に係る半導体
装置の外囲器の構成を示したものである。
同図の外囲器は、1端子支持型で、基板20上にり一ド
部材 29a、  29b、  29c、  29d、
  29e、  29f及び29gと、リード部材30
及び遮蔽部31を有した回路部32が配設された構成と
なっている。この場合、接地用の端子は、リード部材3
0である。そして、上記遮蔽部31は、対向するリード
部材29a、  29a間に配設され、これを遮蔽する
ようになっている。
このような構成の半導体装置に於いても、対向するリー
ド部材間を遮蔽部によって遮蔽しているので、上述した
実施例と同様に容量偏差を改善することができるもので
ある。
更に、第5図は、この発明の第4の実施例に係る半導体
装置の外囲器の構成を示したものである。
同図の外囲器は、第4図の外囲器に於いて、接地用の端
子となるリード部材以外の全てのリード部材の間に遮蔽
部を設けたものである。すなわち、基板20上にリード
部材29a、  29b、  29c、  29d。
29e、  29f’及び29gと、接地用端子となる
リード部材30を有した回路部32′が配設された構成
となっている。そして、上記回路部32′ には、リー
ド部材29a、  29a間に配設された遮蔽部31の
他に、0 リード部材29a、’  29b間に遮蔽部311、リ
ード部材29b、  29a間に遮蔽部312、リード
部材29d129e間に遮蔽部313、リード部材29
e、  29f’間に遮蔽部314、そしてリード部材
29f、  29g間に遮蔽部315が形成されている
。こうして、リード部材間が全て遮蔽部によって遮蔽さ
れているので、上述した実施例と同様に容量偏差を改善
することができるものである。
ところで、上述した第1乃至第4の実施例では、遮蔽部
は回路部から延設して(図面では横方向に)形成されて
いる。このように、延設して形成された遮蔽部は、所定
の長さを超えると、その組立て工程に於いて、そのフレ
ームのたわみ等が生じる虞れがある。こうした場合、上
記フレームのたわみによるパッケージの引掛かり等、半
導体装置のトラブルが発生し、歩留りを下げる要因にな
る。
したがって、これらの要因を取り除くために、更に改善
された半導体装置を以下に述べる。
第6図は、この発明の第5の実施例に係る半導体装置の
外囲器の構成を示したもので、1端子支1 詩聖のものである。同図に於いて、基板20上にリード
部材 83a、  33b、  Sac、  33d、
  33e、  33f’及び33gと、接地用の端子
であるリード部材34及び遮蔽部351及び35□を有
した回路部36が配設された構成となっている。ここで
、接地用端子以外のリード部材 33a、  33b、
  33c、  33d、  33e、  33f及び
83gは、通常、インナーリード部33a1.33b+
   33c+、33d+ s  33e、   33
f+及び33g、と、アウターリード部33a2.33
b2.33C2,83d2.33e2.33f2及び3
3g2から成っている。そして、この場合、外側に配列
されているリード部材33a、  33c、  33d
及び33gの各インナーリード部88&l’s  Hc
+   Hd+及び33g1は、図示形状に切除し、ま
た遮蔽部35.及び352も上述した第1図乃至第5図
の遮蔽部と比較して短く形成している。
すなわち、遮蔽部35.及び352を短く、例えば外側
のリード部材33a、  83c、  33d及び33
gのアウターリード部33a2.33C2,33d2及
び33g2の外側の部分までとする。そして、これに 
2 対応させて、各インナーリード部33a1.33c1.
33d1及び33g1を、第6図に示す如く(同図に於
いて外側を斜めに)テーバ等でカットする。このように
インナーリード部83a□  33c188d1及び3
8g1を切除すると、遮蔽部851及び35□によって
生じたシールド効果を損なうことがない。
また、上記インナーリード部の切除による、対向するリ
ード部材間の寄生容量は、はとんど変化しないものであ
る。
このように、遮蔽部及びリード部材の一部を切除するこ
とにより、上述した実施例と同様に容量偏差を改善する
ことができると共に、フレームのたわみによるパッケー
ジの引掛かり等、半導体装置のトラブルの発生、歩留り
を下げるこことができる。
第7図は、この発明の第6の実施例1ごよる半導体装置
の外囲器の構成を示したもので、2端子支持型のもので
ある。この第6の実施例では、回路部と直接接続してい
るリード部材を2つにしてい3 る。すなわち、モールドの基板20上に、図示形状のリ
ード部材37a、  87b、  31cs  87d
q  37e及び87f’と、リード部材38a及び8
8bを有した回路部39が配設されている。そして、回
路部39には、対向するリード部材87aと 37C1
リード部材37bと871’とを、それぞれ遮蔽するよ
うに形成した遮蔽部401及び402が形成されている
。そして、これらの遮蔽部401及び402と、リード
部材37a187b、  37c及び3Hのインナーリ
ード部37a1.37b1.37c1及び37f1は、
第6図の外囲器と同様の形状に構成されている。尚、こ
の2端子支持の外囲器では、第6図の外囲器に比べ、半
導体装置の左右対称化と樹脂封止以前のリード部材の強
度を増している。
更に、第8図は、この発明の第7の実施例に係る半導体
装置の外囲器の構成を示したものである。
この第7の実施例は、上述した第5の実施例に於けるリ
ード部材のインナーリード部の形状を異ならせたもので
ある。すなわち、リード部材41a。
41b、  41c、  41d、  41e及び41
f’が基板20上に配置4 設されており、これらのリード部材41a、  41b
41c及び41fのインナーリード部41a、、 41
b1.41C1及び41f1は、同図に於いてその外側
が、遮蔽部40.及び402の長さに応じた矩形上に切
除された形状となっている。その他の部分の構成は、上
述した第5の実施例と同様であるので、ここでは説明を
省略する。
このようにして、遮蔽部を対向するリード部材の間に設
けると共に、この遮蔽部及びリード部材の一部を切除す
ることにより、その容量偏差を改善することができると
共に、フレームのたわみによるパッケージの引掛かり等
、半導体装置のトラブルの発生、歩留りを下げるここと
ができる。
[発明の効果] 以上のように、この発明によれば、複数の半導体素子を
外囲器に組込んだ半導体装置の端子間容量の低減及び容
量偏差を改善することのできる半導体装置の外囲器を提
供することができる。
【図面の簡単な説明】
第1図はこの発明の第1の実施例に係る半導 5 体装置の外囲器の構成を示す平面図、第2図はこの発明
の第2の実施例に係る半導体装置の外囲器の構成を示す
平面図、第3図は第1図の半導体装置の外囲器にダブル
バランスドミキサ回路を組込んだ構成を示す概略的平面
図、第4図乃至第8図は、それぞれこの発明の第3乃至
第7の実施例に係る半導体装置の外囲器の構成を示す平
面図、第9図は従来の半導体装置の外囲器の構成を示す
平面図、第10図はダブルバランスドミキサ回路の回路
構成図、第11図は第9図の半導体装置の外囲器に第1
1図のダブルバランスドミキサ回路を組込んだ構成を示
す概略的平面図、第12図は従来の半導体装置の外囲器
に於けるダイオード端子間容量と動作限界周波数の関係
を示したグラフ図である。 151  152  153  154 ・・・ダイオ
ード、20 ・・・基板、21a、  21b、  2
1c、 41d、  21e、  21f。 21g、 22.25a、  25b、  25c、 
 25d、  25e、  25f。 26 a s  26 b −33a 133 b %
  33 c −33d −33e −33f、  3
3g、 34−・・リード部材、 33a1 、33b
1、6 33c1 、 33d1 、 33e1ナ一リード部、
 33a2. 33e2 、 33f2 、 33g227.36・・
・回路部、243. 352・・・遮蔽部。 、33fl、 33g1・・・イン 33b2 、 33C2、33d2 、・・・アウター
リード部、23. 24□、281.282.351、

Claims (6)

    【特許請求の範囲】
  1. (1)少なくとも3本の外部端子が第1の方向に延設さ
    れ、この第1の方向に対向した第2の方向に少なくとも
    3本の外部端子が延設された半導体装置の外囲器に於い
    て、 上記外部端子の少なくとも1本は接地されるべくもので
    、上記第1の方向と上記第2の方向に延設された他の外
    部端子の間を遮蔽する遮蔽部を有することを特徴とする
    半導体装置の外囲器。
  2. (2)上記遮蔽部は上記第1及び第2の方向に対して略
    垂直方向に延設される請求項1に記載の半導体装置の外
    囲器。
  3. (3)上記遮蔽部は上記第1及び第2の方向に対して略
    垂直の第3及びこの第3の方向と反対の第4の方向に延
    設される請求項2に記載の半導体装置の外囲器。
  4. (4)上記遮蔽部を有する外部端子は他の隣接する外部
    端子間を遮蔽する隣接遮蔽部を有する請求項1に記載の
    半導体装置の外囲器。
  5. (5)上記遮蔽部を有していない外部端子の互いに対向
    する対向面は上記第3及び第4の方向に延設される上記
    遮蔽部の長さに応じて設定可能である請求項3に記載の
    半導体装置の外囲器。
  6. (6)上記遮蔽部を有していない外部端子の互いに対向
    する対向面は上記遮蔽部によって遮蔽されない部分が切
    除される請求項5に記載の半導体装置の外囲器。
JP1290064A 1989-11-09 1989-11-09 半導体装置の外囲器 Pending JPH03151659A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1290064A JPH03151659A (ja) 1989-11-09 1989-11-09 半導体装置の外囲器
KR1019900018101A KR940008341B1 (ko) 1989-11-09 1990-11-09 반도체장치의 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1290064A JPH03151659A (ja) 1989-11-09 1989-11-09 半導体装置の外囲器

Publications (1)

Publication Number Publication Date
JPH03151659A true JPH03151659A (ja) 1991-06-27

Family

ID=17751324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1290064A Pending JPH03151659A (ja) 1989-11-09 1989-11-09 半導体装置の外囲器

Country Status (2)

Country Link
JP (1) JPH03151659A (ja)
KR (1) KR940008341B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5660917A (en) * 1993-07-06 1997-08-26 Kabushiki Kaisha Toshiba Thermal conductivity sheet

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4918595A (ja) * 1972-06-13 1974-02-19
JPS5957464A (ja) * 1982-09-27 1984-04-03 Mitsubishi Electric Corp 半導体装置
JPS6237952A (ja) * 1985-08-12 1987-02-18 Matsushita Electronics Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4918595A (ja) * 1972-06-13 1974-02-19
JPS5957464A (ja) * 1982-09-27 1984-04-03 Mitsubishi Electric Corp 半導体装置
JPS6237952A (ja) * 1985-08-12 1987-02-18 Matsushita Electronics Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5660917A (en) * 1993-07-06 1997-08-26 Kabushiki Kaisha Toshiba Thermal conductivity sheet

Also Published As

Publication number Publication date
KR910010662A (ko) 1991-06-29
KR940008341B1 (ko) 1994-09-12

Similar Documents

Publication Publication Date Title
US5413970A (en) Process for manufacturing a semiconductor package having two rows of interdigitated leads
US4990996A (en) Bonding pad scheme
US4951119A (en) Lead frame for semiconductor devices
US8178974B2 (en) Microstrip structure including a signal line with a plurality of slit holes
DE10103106A1 (de) Leistungsmodul
JP3154579B2 (ja) 半導体素子搭載用のリードフレーム
EP0350256A2 (en) Band elimination filter
US20070217122A1 (en) Capacitor
JP2001168234A (ja) 半導体チップ用の接地平面
JPH03151659A (ja) 半導体装置の外囲器
JPH09232904A (ja) Sawフィルタ用セラミックパッケージ
JPS62293660A (ja) 半導体集積回路装置
CN101546744A (zh) 用于半导体封装的导线架
KR980012352A (ko) 소형 반도체용 패키지 및 반도체용 패키지에 사용되는 리드 프레임의 제조방법
JP2674553B2 (ja) 半導体装置
DE10005754C2 (de) Leistungshalbleiterschaltungsanordnung mit schwingungsgedämpfter Parallelschaltung
CN100336218C (zh) 一种高频集成电路多排线打线结构及方法
US20110006395A1 (en) Hybrid bump capacitor
JP3646970B2 (ja) 半導体集積回路及び半導体集積回路装置
JPH0720920Y2 (ja) Icパツケ−ジ
CN1659716B (zh) 半导体设备、半导体电路及制造半导体设备的方法
JP2998742B1 (ja) バイアホールインダクタンスの測定方法
JP2613941B2 (ja) 半導体容量素子
JPS63318764A (ja) 高周波用半導体装置と該装置用リ−ドフレ−ム
JPS61194851A (ja) 半導体集積回路