JPH03150926A - 切替キャパシタ回路とその回路特性の変動補償方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、−数的に、切替キャパシタ回路の設計に関し
、特に、一部に抵抗を使用した集積回路切替キャパシタ
回路　に関する。

［従来の技術〕 切替キャパシタ回路は、通常、その特性を制御するため
の抵抗を使用せずに、全キャパシタ型の設計を使用して
実現される。このような設計は、非常な低雑音の応用分
野や、低レベルディジタルオーディオ（１６ビツト以上
）回路のように高い精度および再生産可能性を必要とす
る場合を除いては、許容される。これらの応用分野では
、回路内のさまざまな演算増幅器のフィードバック経路
において、抵抗が切替キャパシタの代わりに使用される
。−数的に、集積回路は通常、多くの低ひずみ／低雑音
応用分野に対して不十分な線形性をもち、トリミングの
影響を受は易いため、それらの抵抗はフィルタを実現し
ている集積回路の外部にある。

切替キャパシタ回路の一部に抵抗を使用することの欠点
は、キャパシタの電気容量が、抵抗の抵抗値の相対的に
小さい変動と比較して、要求値から大きく変動すること
である。この変動は、全利得の変化のような、形成され
た回路の特性に好ましくない変化を生じさせる。電気容
量の大きな変動は、まず第一に、キャパシタが、全体と
して、実現している集積回路の製造中のプロセス変動に
よって、設計値から比較的ずれていることから生じる。

しかし、キャパシタ間の電気容量の比はほとんど一定で
あり、このことによって全キャパシタの設計は全電気容
量の変動から相対的に無関係になる。−殻内に、全電気
容量（すなわち、結合された全キャパシタの電気容量）
の変動は±２０％になることがあるが、外部（非集積）
抵抗は±１％以内の精度で設定することができる。従っ
て、抵抗は、形成された各集積回路に対するキャパシタ
の変動に合わせて調整できる。

すでに述べたように、全キャパシタ型切替キャパシタ回
路の設計は、−殻内に、全電気容量の変動にはあまり影
響を受けないが、このような設計は、コンパクトディス
クディジタルオーディオやディジタルオーディオチーブ
の再生のような要求の厳しい応用分野における、非常に
厳しい公差、低ひずみ、低雑音のような要求を満たすこ
とができないことがある。従って、これらの要求の厳し
い応用分野においては、あるコンデンサの代わりに抵抗
を使用することが好ましい。

［発明の概要］ 従って、本発明の１９の目的は、回路内の、抵抗と比較
して、信号伝送キャパシタの電気容量の変動を補償する
、切替キャパシタ回路設計技術を提供することである。

本発明のもう１９の目的は、ディジタルオーディオのよ
うな要求の厳しい応用分野の製造変動に対し、低雑音で
正確な変換利得制御の要求を満たすことができる切替キ
ャパシタ回路の技術を提供することである。

本発明のこれらおよびその他の目的は、−殻内に、以下
のものを有する切替キャパシタ回路に対して与えられて
いる：フィードバック経路内の第１抵抗および入力をも
つ少なくとも１９の信号伝送演算増幅器；第１基準電圧
；および、一方の端が第２基準電圧と信号伝送演算増幅
器の仮想アース入力との間を選択的に結合し、他端が第
２基準電圧と第１基準電圧との間を選択的に結合してい
る、少なくとも１９の信号キャパシタ。さらに、この回
路は第２抵抗および切替キャパシタによって特徴づけら
れ、第１と第２基準電圧の間の電圧差は、第２抵抗の抵
抗値および切替キャパシタの等価抵抗に依存する。切替
キャパシタはこの電圧差を変化させて、信号キャパシタ
の容量の変動を補償する。

本発明のもう１９の目的は、回路内で使用されている抵
抗と比較して、信号伝送キャパシタの容量の変動を補償
する、改良された切替キャパシタＤ／Ａ変換器を提供す
ることである。これは、殻内に、ディジタル入力信号に
応じた、以下のものをもつＤ／Ａ変換器において得られ
る：加算ノード；フィードバック経路内に第１抵抗をも
ち、加算ノードに結合している少なくとも１９の信号伝
送演算増幅器；第１基準電圧；および、ディジタル入力
信号に応じて、第１端が第２基準電圧と加算ノードとの
間を選択的に結合し、第２端が第２基準電圧と第１基準
電圧との間を選択的に結合している、少なくとも１９の
信号キャパシタ。さらに、改良された変換器は、第２抵
抗および切替キャパシタによって特徴づけられ、第１基
準電圧は、第２基準電圧、第２抵抗の抵抗値、および切
替キャパシタの等価抵抗に依存する。切替キャパシタの
第２端は、周波数ｆ　をもつクロック信号に応じて、第
２基準電圧と加算ノードとの間を交互に結合し、信号キ
ャパシタの第１端は、ディジタル入力信号とともにクロ
ック信号に応じて、第２基準電圧と第１基準電圧との間
を選択的に結合する。

以上の目的は、−殻内に、集積回路内に形成された切替
キャパシタ回路の回路特性における変動を補償する方法
によっても与えられ、この回路は以下のものをもつ：フ
ィードバック経路内の第１抵抗および入力をもつ少なく
とも１９の信号伝送演算増幅器；第１基準電圧；および
、一方の端が第２基準電圧と信号伝送演算増幅器の入力
との間を選択的に結合し、他端が第２基準電圧と第１基
１ｆｉ７１ｓ圧との間を選択的に結合している、少なく
とも１９の信号キャパシタ。さらに、この方法は、第１
と第２基準電圧との間の電圧差を、第２抵抗の抵抗値お
よび切替キャパシタの等価抵抗に応じて変化させ、信号
キャパシタの容量における変動を補償するステップによ
って特徴づけられる。

［実施例］ 第１図には、切替キャパシタ技術を使用して実現された
、ＮビットＤ／Ａ変換器（ＤＡＣ）１０の例が示されて
いる。切替キャパシタ技術においてよく知られているよ
うに、非並行うロック信号（図示されていない）はスイ
ッチ１４１−１４Ｎ。

１７．２７．２８を制御し、このクロック信号の周波数
はｆ　である。また周知のように、ここでは詳細には説
明しないが、切替キャパシタは抵抗を合成し、等価「抵
抗」の値は、スイッチング周波数およびキャパシタの容
量　（Ｃ）に依存する。

この為、「抵抗」の値は約１／ｆ　　Ｃである。

第１図のＤＡＣＩＯは、２×２スイッチ１３１−１３　
．２：１スイッチ１４　−１４Ｎ、切替１ 信号キャパシタ１５　−１５Ｎ、加算ノード１６、■ および１：２スイッチ１７からなる。２×２スイッチ１
３　−１３Ｎと２＝１スイッチ１４１−１４Ｎの組合せ
は、２つの基準電圧１１．１２の間のキャパシタ１５　
−１５Ｎを選択的に切替する。

■ 第１および第２基準電圧１１．１２は、それぞれ、ＤＡ
ＣＩＯの適切な動作のために必要な電圧を供給する。以
下で説明されるように、２つの基準電圧の間の電圧差は
ＤＡＣｌｏのアナログ出力信号の振幅を、従ってＤＡＣ
ＩＯの全利得を決定する。

信号演算増幅器１８は、スイッチ１７を介して加算ノー
ド１６に結合しており、フィードバックｕ路内に配置さ
れた抵抗１９をもつ。第１基準電圧１１は、第２′ＩＬ
準電圧１２、第２抵抗３０の抵抗値、および切替キャパ
シタ３１の等価抵抗に依存した出力電圧をもつ。キャパ
シタ３１は、抵抗１９の抵抗値の変動（または実質的な
無変動）と比較して、信号キャパシタ１５　−１５Ｎの
全容量の変動を、第１と第２基！ｆＩ電圧１１．１２の
差を変化させることによって補償する。

第１図のさらに詳細な説明は以下の通りである。

ＮビットＤＡＣＩＯは、Ｎ　（Ｎ２２）個の２×２スイ
ッチ１３　−１３Ｎを駆動する、第１基準電圧１１およ
び第２基準電圧１２をもつ。基準電圧１２は、従来の固
定電圧源であり、固定バイアス電圧を供給し、ＡＣ信号
に対してはインピーダンスはほとんどＯである。基準電
圧１２は、例えばバンドギャップ由来の基準電圧である
が、増幅器１８に必要なバイアス電圧を供給し、その値
は、−殻内に、電源電圧（図示せず）の間の電圧差の約
半分である。例えば、５ボルトの電源、および、もう一
方の電圧がほとんど０の場合は２ボルトである。基準電
圧１１は、以下で説明されるように、基準電圧１２から
の電圧に依存する。スイッチ１３−１３Ｎは、これもま
た以下でより詳細に説明されるが、入ってくるディジタ
ル入力データを格納し、スイッチ１３　−１３Ｎ内に格
納されているディジタルデータに依存して、信号をＩ　
ｎ　。

からＯｕｔ　　およびＩ　ｎ　ｌからＯｕ　ｔ　ｔ　ｓ
またはＩｎ　　からＯｕ　ｔ　１およびＩ　ｎ　ｔから
Ｏｕ　ｔ　ｏのいずれかに送るために使用される。１３
１１３Ｎの各スイッチは、ディジタル入力データからの
１ビツトを使用し、並列にロードされるか、または、直
列にシフトされる。

スイッチ１３　−１３Ｎからの出力は、対応す■ る２：１スイッチ１４　−１４Ｎに接続し、さら■ にこれらの２＝１スイッチは信号キャパシタ１５　−１
５Ｎの一方の端に接続している。信号キャパシタ１５　
−１５Ｎの容量・・・・・・これは、集積回路キャパシ
タの容量がまず第一に電極（板）の面積によって決定さ
れるために、ときどき「サイズ」と呼ばれる・・・・・
・は、以下でより詳細に説明されるように、ディジタル
入力データ内の対応するビットが与えられると、「ウェ
イト」を決定する。信号キャパシタ１５□−１５Ｎのも
う一方の端は加算ノード１６に接続する。ｌ：２スイッ
チ１７は、加算ノード（および、従って、すべての信号
キャパシタ１５　−１５Ｎ）を、第２基準電圧１２、ま
たは、信号演算増幅器１８、抵抗１９およびキャパシタ
２０からなる低域フィルタに接続する。上で説明された
ように、スイッチ１４□−１４Ｎおよび１７はクロック
信号（図示せず）によって１１ｊノ御される。

信号演算増幅器１８は、スイッチ１７を介して加算ノー
ド１６に結合された反転入力をもつ。増幅器１８の出力
は、ＤＡＣｌｏからのアナログ出力信号を供給する。増
幅器１８の非反転入力は、適当なバイアス電圧のための
第２基準電圧１２に結合する。抵抗１９は、増幅器１８
の出力と反転入力さの間を結合しており、増幅器１８に
対するフィードバック経路を形成する。注意すべき点は
、この配置は、非反転入力がＡＣアースに置かれている
ために、増幅器１８の反転入力を仮想アースとして供給
するということである。オプションのキャパシタ２０は
、抵抗１９と並列に配置されているが、増幅器１８に極
性を付加して低域フィルタ特性を与え、クロック信号エ
ネルギーやエイリアス信号のような、アナログ出力信号
からの好ましくないエネルギーを除去する。

第２図を参照すると、２×２スイッチ１３、の例が図示
されている。フリップフロップ２２はディジタル入力デ
ータ（第１図）からの対応するデータビットを格納し、
それを、例として示されている２つの２：１スイッチ２
３．２４に印加する。

図示されているように、フリップフロップ２２の状懇に
依存して、スイッチ２３．２４は、入力Ｉ　ｎｏ　ｓ　
　Ｉ　ｎｔの信号を出力Ｏｕ　ｔｏ　、　Ｏｕ　ｔｔに
、直接または交差結合で送る。注意すべき点は、この実
施例は例示のためだけのものであり、必要な２×２スイ
ッチの機能を達成する多くの配置があるということであ
る。上述のように、フリップフロップ２２は、先行する
フリップフロップ２２から、図示されているように並列
にではなく、直列にロードされることもあり得る。

第１図に図示された切替キャパシタ回路１０は、キャパ
シタ１５　−１５Ｎの相対的なサイズ（容■ 量）に依存したマルチビットＤＡＣ（Ｎ＞１）であり、
入力ディジタルデータに、対応するアナログ信号へのウ
ェイトをつけることがある。回路１０は、加算ノード１
６およびスイッチ１７とともに、スイッチ１３．１４１
１および信号キャパシタ１５１だけを利用することによ
って、１ビツトＤＡＣ（Ｎ−１）へと単純化されること
もある。

注意すべき点は、キャパシタ１５　−１５Ｎの相対的な
サイズが、全体の、または絶対的な、アナログ出力信号
の大きさではなく、ディジタル入力データの対応するビ
ットの、出力アナログ信号への相対的な寄与（ウェイト
）を決定するということである。全体の大きさは、全基
準電圧が不変の場合、ＤＡＣＩＯの全変換利得を設定し
ている抵抗１８の抵抗値に関係して、キャパシタ１５゜
＝１５Ｎの全容量（すなわち、キャパシタ１５□−１５
Ｎの容量の和）によって決定される。抵抗１８の抵抗値
に対する信号キャパシタ１５゜１５Ｎの全容量の比が製
造公差（上述）によって変化する場合、アナログ出力信
号に対するディジタル入力データの変換利得もまた変化
する。抵抗１９の抵抗値はこれを補償するように調整さ
れるが、形成された各集積回路に対し、相異なる抵抗値
が必要となる。

従って、信号キャパシタ１５　−１５Ｎの全容■ 量の変動を補償するために、２つの基準電圧１１．１２
の差が変化され、信号キャパシタ１５．１５Ｎが利用可
能な電荷の量が増減される。これは、ＤＡＣｌｏの全変
換利得を変化させる。このことを、製造中に基準電圧を
調整することなく達成するために、基準電圧１１は制御
演算増幅器２６をもち、この制御演算増幅器２６は第２
基？！電圧１２に結合した非反転入力をもっており、基
準電圧１１の出力を第２基準電圧１２に依存させる。

さらに、第２抵抗２０および切替キャパシタ３１が、増
幅器２６のフィードバック経路に配置され、第２基準電
圧１２からの電圧を、基準電圧１１からの出力電圧がお
よそ Ｖ＋２（１＋１／ｆｃＲ３ｏｃ３＋）　；となるように
変換する。ただし、ｖ１□は第２基準電圧１２の電圧値
、Ｒ３０は抵抗３０の抵抗値、Ｃ３１はキャパシタ３１
の容量、モしてｆｃは、スイッチ２７．２８を駆動する
クロック信号（図示せず）の周波数である。上述のよう
に、キャパシタ３１の等価抵抗は１／ｆ　　Ｃ３１であ
る。抵抗３Ｏは、基準電圧１１の出力電圧を初期設定す
るために使用される。この抵抗はまた、キャパシタ３１
の容量の変動が、基準電圧１１の出力電圧を変化させ、
キャパシタ１５　−１５Ｎの全電気容量■ の変動を補償することを可能にする。

例えば、結果として生じる１ビツトＤＡＣＩＯの全変換
利得はおよそ ＶＩ２（１司ＣＩｓ、ＲｒｓｌＲ３ｏＣｎ　）　；であ
る。ただし、Ｃ１５１およびＣ３ｏはそれぞれキャパシ
タ１５．および３０の８組Ｒ１Ｂは抵抗１８の抵抗値、
そしてｄは単一ビットディジタル入力信号の平均密度で
ある（ｄは−１から＋１までの値をとる）。

キャパシタ３２が基準電圧１１に付加されることがあり
、これによって、キャパシタ３１の切替によって発生す
る雑音が２×２スイッチ１３１１３Ｎに入ってＤ／Ａ変
換過程に悪影譬を及ぼすことを減少させる。

キャパシタ１５　−１５Ｎの値は、例えば線形、μ法則
またはａ法則変換のような、任意の必要な変換を実行す
るＤＡＣを形成するように変化させることもできる。

本発明の望ましい実施例を説明したが、当業者には明ら
かなように、本発明の概念を取り入れた他の実施例もま
た使用できる。従って、本発明は、上で開示された実施
例に限定されるべきではなく、むしろ「特許請求の範囲
」の精神によってのみ制限されるべきであろう。

尚、特許請求の範囲に記載された参照番号は発明の容易
なる理解のためのもので、その範囲を制限するよう解釈
されるべきものではない。

【図面の簡単な説明】

第１図は、Ｄ／Ａ変換器の実施例の模式図、第２図は、
第１図の２×２スイッチの実施例のダイアグラムである
。

Claims (6)

【特許請求の範囲】
1. （１）加算ノード（１６）と、 フィードバック経路内に第１の抵抗を有し、前記加算ノ
   ードに結合した、少なくとも１つの信号伝送演算増幅器
   （１８）と、 第１基準電圧（１１）と、 前記ディジタル入力信号に応じて、第１端が第２基準電
   圧（１２）と前記加算ノードとの間を選択的に結合し、
   第２端が前記第２基準電圧と前記第１基準電圧との間を
   選択的に結合する、少なくとも１つの信号キャパシタ（
   １５＿ｌ、１５＿Ｎ）と、第２抵抗（３０）と、 切替キャパシタ（３１）と からなり、 前記第１基準電圧が前記第２基準電圧、前記第２抵抗の
   抵抗値および前記切替キャパシタの等価抵抗に依存し、 前記信号キャパシタの前記第２端が、ｆ＿Ｃの周波数を
   もつクロック信号に応じて、前記第２基準電圧と前記加
   算ノードとの間を交互に結合し、前記信号キャパシタの
   前記第２端が、前記ディジタル入力信号とともに前記ク
   ロック信号に応じて、前記第２基準電圧と前記第１基準
   電圧との間を選択的に結合する ことを特徴とする切替キャパシタ回路。
2. （２）前記第１基準電圧が、制御演算増幅器（２６）に
   よって特徴づけられ、この制御演算増幅器は反転および
   非反転入力と１つの出力を有し、前記第２抵抗が前記反
   転入力と第１電圧源との間を結合し、前記非反転入力は
   前記第２基準電圧に結合し、前記切替キャパシタの両端
   は、前記第２電圧源への結合と、前記制御演算増幅器の
   対応する反転入力および出力への結合との間を、クロッ
   ク信号に応じてほとんど同時に切替し、 前記制御演算増幅器の出力は前記第１基準電圧であって
   、その電圧はおよそ ▲数式、化学式、表等があります▼； （ただし、Ｖ＿１＿２は前記第１基準電圧の電圧値、ｆ
   ＿Ｃはクロック周波数、Ｒ＿３＿０は前記第２抵抗の抵
   抗値、そしてＣ＿３＿１は前記切替キャパシタの電気容
   量）であることを特徴とする請求項１記載の回路。
3. （３）前記制御演算増幅器が、前記反転入力と前記出力
   との間を結合する固定キャパシタ（３２）をもつことを
   特徴とする請求項２記載の回路。
4. （４）前記信号キャパシタに対応し、前記ディジタル入
   力信号に応じ、２つの入力と２つの出力を有し、前記２
   つの入力は対応する前記第１および第２基準電圧に結合
   する、少なくとも１つの２×２スイッチ（２３、２４）
   と、 前記信号キャパシタに対応し、前記クロック信号に応じ
   、２つの入力と１つの出力を有し、前記入力は前記２×
   ２スイッチの対応する出力に結合し、前記出力は前記信
   号キャパシタの前記第２端に結合するスイッチ（１４＿
   １、１４＿Ｎ）とを更に有することを特徴とする請求項
   ３記載の回路。
5. （５）集積回路内に形成された切替キャパシタ回路の回
   路特性の変動を補償する方法において、前記回路が、 フィードバック経路内の第１抵抗（１９）および１つの
   入力をもつ、少なくとも１つの信号伝送演算増幅器（１
   ８）と、 第１基準電圧（１１）と、 一方の端が第２基準電圧（１２）と前記信号伝送演算増
   幅器の入力との間を選択的に結合し、もう一方の端が前
   記第２基準電圧と前記第１基準電圧との間を選択的に結
   合する、少なくとも１つの信号キャパシタ（１５＿１−
   １５＿Ｎ）とを有し、第１と第２基準電圧の差の電圧を
   、第２抵抗（３０）の抵抗値および切替キャパシタ（３
   １）の等価抵抗に応じて変化させ、前記信号キャパシタ
   の電気容量の変動を補償するステップからなることを特
   徴とする切替キャパシタ回路の回路特性の変動補償方法
   。
6. （６）前記第１基準電圧の電圧値を変化させるステップ
   が、 反転入力および１つの出力をもつ制御演算増幅器（２６
   ）で、前記第２抵抗、および、前記制御演算増幅器のフ
   ィードバック経路内の信号キャパシタによって決定され
   るように、前記第２基準電圧からの電圧値をスケールす
   るステップ、 クロック信号に応じて、前記信号キャパシタの両端を、
   前記第２電圧源への結合と、前記制御演算増幅器の対応
   する反転入力および出力への結合との間で、ほとんど同
   時に切替するステップによって特徴づけられ、 前記制御演算増幅器の出力が前記第１基準電圧であって
   、前記電圧はおよそ ▲数式、化学式、表等があります▼； （ただし、Ｖ＿１＿２は前記第２基準電圧の電圧値、ｆ
   ＿Ｃはクロック信号の周波数、Ｒ＿３＿０は前記第２抵
   抗の抵抗値、そしてＣ＿３＿１は前記切替キャパシタの
   電気容量）である ことを特徴とする請求項５記載の方法。