JPH03149627A - マルチタスクモニタのｄｍａ制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、おのおののタスクにあらかじめ設定されてい
る優先順位に応じて複数のタスクの実行状態を制御する
マルチタスクモニタのＤＭＡｌｉ制御方法に関する。

［従来の技術］ 例えば、グループ４ファクシミリ装置などの高速なデー
タ処理が要求される装置の動作制御を行うマイクロコン
ピュータシステムは、実行するアプリケーションプログ
ラムを構成する複数のタスク（処理）を効率よく、かつ
、実時間応答性よく実行できるように、そのオペレーテ
ィングシステムとして、（リアルタイム）マルチタスク
モニタを採用している。

また、一般に、周辺装置間で高速にデータ転送を行うた
めにはＤＭＡ（ダイレクト・メモリ・アクセス）技術が
用いられ、通常、そのＤＭＡを行う装置ｔ（ＤＭＡＣ）
がマイクロコンピュータシステムに組み込まれている。

例えば、グループ４ファクシミリ装置において。

通信機能を実行するための通信制御部は、装置全体を制
御するシステム制御部とは別個にマイクロコンピュータ
システムを用いて独立して構成されており、この通信制
御部においては、システム制御部との間で送受信データ
をやりとりする部分、および、ＩＳＤＮなどのデータ網
との間で送受信データをやりとりする部分にＤＭＡ転送
が用いられている。

これにより、ＩＳＤＮとの間の高速なデータ伝送が実現
されている。

［発明が解決しようとする課題］ しかしながら、従来、次のような不都合を生じていた。

すなわち、ＤＭＡ転送を用いるときには、マイクロコン
ピュータシステムのシステムバスを占有するため、その
間マイクロコンピュータシステムはそれ以外の処理を実
行することができない。

したがって、比較的に実行優先順位の低いタスクがＤＭ
Ａ転送を行っているときには、他の実行優先順位が高い
タスクを実行することができないため、マイクロコンピ
ュータシステム（この場合は、通信制御部）の動作速度
が低下するという不都合を生じていた。

本発明は、このような実情に鑑みてなされたものであり
、マイクロコンピュータシステムの動作速度を低下する
ことがない、マルチタスクモニタのＤＭＡ制御方法を提
供することを口約とする。

［課題を解決するための手段］ 本発明は、実行優先順位の低いＤＭＡタスクを、他の全
てのタスクが非動作状態になっているときに実行するよ
うにしたものである。

［作用］ したがって、実行優先順位の低いＤＭＡタスクの実行中
に実行優先順位の高いタスクの実行が要求されたときに
は、そのＤＭＡタスクが実行待ちの状態になるので、シ
ステム全体の処理速度が低下することはない。

［実施例］ 以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。

第１図は、本発明の一実施例にかかるグループ４ファク
シミリ装置を示している。なお、このグループ４ファク
シミリ装置は、ＩＳＤＮを伝送路として用いている。

同図において、システム制御部ｌは、このグループ４フ
ァクシミリ装置の全体動作制御処理、画情報の符号化復
号化処理、および、線密度変換処理などの種々の制御処
理を行うものであり、スキャナ２は、所定の解像度で原
稿画像を読み取るためのものであり、プロッタ３は、所
定の解像度で受信画像などの画像を記録出力するための
ものである。

操作表示部４は、このグループ４ファクシミリ装置を操
作するためのものであり、種々の操作キーおよび表示器
から構成される装 通信制御部５は、ＩＳＤＮを用いて行うデータ伝送のた
めの種々の処理を実行するためのものであり、デジタル
電話器６は、ＩＳＤＮを用いて通話するためのものであ
る。

外部インタフェース回路７は、例えば、ＬＡＮ（ローカ
ルエリアネットワーク）などにこのグループ４ファクシ
ミリ装置を接続して、そのＬＡＮに接続されている他の
データ処理装置から、このグループ４ファクシミリ装置
の機能を使用できるようにするためのものである。

両伽蓄積装Ｍ８は、符号化圧縮された状態の画情報など
を蓄積するためのものである。

システム制御部ｌ、スキャナ２．プロッタ３、操作表示
部４．通信制御部５、デジタル電話器６、外部インタフ
ェース回路７、および、画像蓄積装置８は、システムバ
ス９に接続されており、これらの各要素間のデータのや
りとりは、主としてこのシステムバス９を用いて行われ
る。

また、通信制御部５とデタタル電話器６との間では、通
話データがやりとりされている。

さて、このグループ４ファクシミリ装置全体は、１つの
システムとして機能としているが、グループ４ファクシ
ミリ装置の通信機能がかなりの高速性を要求され、扱う
データ量も大きいため、通信制御部５を１つの独立した
マイクロコンピュータシステムとして実現している。す
なわち、このグループ４ファクシミリ装置は、マルチプ
ロセッサシステムとして実現されている。

第２図は、通信制御部５の構成例を示している。

同図において、ＣＰＵ（中央処理装置ｒ［：マイクロプ
ロセッサ）１Ｇは、この通信制御部５の制御動作処理を
行うものであり＋　ＲＯＭ（リード・オンリ・メモり）
１１は、ＣＰ−ＵＩＧが実行する処理プログラムおよび
その処理プログラムを実行するときに必要な各種データ
を記憶するためのものであり、−ＲＡＭ（ランダム・ア
クセス・メモり）１２は、ＣＰＵＩＧのワークエリアを
構成するものである。

割込み制御部１３は、この通信制御部５の各要素からの
割込み要求を、あらかじめ定められている優先順位に従
って処理するためのものであり、ＤＭＡＣ（ダイレクト
・メモリ・アクセス・コントローラ）１４は、内部バス
１５を用いた高速なデータ伝送をＣＰＵＩＧを介さずに
行うためのものである。

システムインタフェース回路１６は、この通信制御部５
をシステムバス９に接続して、システム制御部ｌとの間
で、例えば、送受信データなどの種々の情報のやりとり
を行うためのものである。

ＩＳＤＮインタフェース回路１７は、このグループ４フ
ァクシミリ装置をＩＳＤＮに接続するための種々の機能
、例えば、呼制御機能や、Ｂチャネルの分離機能などを
実現するものである。

伝送制御部１８は、ＩＳＤＮに送出するデータのフレー
ム化処理や受信データのデフレーム化などを行うための
ものであり、ＣＯＤＥＣ１９は、デジタル電話器６をＩ
ＳＤＮに接続するときの信号変換処理を行うためのもの
である。

また、システムインタフェース１６がシステム制御部ｌ
より転送されてくる送信データを取り込むときに出力す
るＤＭＡ要求信号ＲＱｄは、アンド回路２０の一方の入
力端に加えられている。

アンド回路２０の他方の入力端には、ｃｐｕｔｏより出
力されるイネーブル信号ＥＮｄが加えられており、この
アンド回路２０の出力信号は、ＤＭＡ要求信号ＤＯとし
てＤＭＡＣ１４のＤＭＡ要求信号入力端に加えられてい
る。また。ＤＭＡＣ１４からは、ＤＭＡ動作を許可する
ことをあられす信号ＡＣＫがシステムインタフェース回
路１６に出力される。

この通信制御部５の制御システムは、実時間性が要求さ
れることから、そのオペレーティングシステムがリアル
タイムマルチタスクモニターで構成されており、その概
念図を第３図に示す。

オペレーティングシステムは、通信制御部５が実行する
アプリケージミンプログラムと、ＤＭＡＣＩ４などのハ
ードウェアとの間に位置し、アプリケーションプログラ
ムの機能単位を構成するタスクがハードウェアに対して
行う種々の処理は、このオペレーティングシステムを通
じた行われる。

オペレーティングシステムは、基本的には、次のような
処理を行う。

■タスクから出された割込処理の管理 ■タイマ管理 ■タスクに対するメモリの割り当ての管理■タスクに対
する入出力装置の割り当ての管理　■タスク間の同期管
理 ■タスクの実行状態の管理 また。タスクは、第４図に示すように、そのタスクがＣ
ＰＵＩＧの使用権をもち実行している実行状態Ｓ１、実
行準備が整っているがそのタスクよりも優先度の高いタ
スクが実行権をもっているために待ちの状態になってい
る実行待ち状＠５２、実行　、準備が整うのを待ってい
る待ち状ＪＩＳ３の３つの状態を遷移する。

実行状１１ｓＩにあるタスクが、例えば、システムコー
ルをオペレーティングシステムに発行したり。

あるいは、割込み許可状態になっているときに割込みが
かけられたときには（イベントＥｌ）、そのタスクは実
行待ち状態Ｓ２に遷移し、実行待ち状ｊｌｓ２になって
いるタスクを記憶しておくためのレディーチェインにつ
ながれる。

また、このように、実行状態Ｓｔにあるタスクが実行待
ち状態Ｓ２に状態遷移すると、そのときにレディーチェ
インにつながれているタスクのうち最も優先順位の高い
ものが、実行状１１ｓＩに状態遷移される（ディスパッ
チ：イベントＥ２）。

また。実行状態Ｓ１にあるタスクが、タスク間同期のた
めに他のタスクからのメツセージを受信したり、あるい
は、入出力装置からのデータを入力するために、待ちの
状態になると（イベントＥ３）。

そのタスクは待ち状ｓＳ３に状態遷移され、待ち状態Ｓ
３になっているタスクを記憶しておくためのウェイトチ
ェインにつながれる。

また、休止状態Ｓ３にあるタスクが、他のタスクからの
メツセージを受信したり、あるいは、人出力装置からの
データを入力したときには（イベントＥ４）、実行待ち
状態Ｓ２に遷移し、レディーチェインにつながれる。

このようにして、タスクの状態が遷移し、全体として、
アプリケーションプログラム、すなわち。

この場合には、グループ４ファクシミリ装置の通信制御
処理が実行される。

さて、ＤＭＡ転送を行っているときには、ＣＰ【Ｊｌｏ
の動作を一時停止して、Ｄ　Ｍ　Ａ　Ｃ１４がデータ転
送を行うので、この間、他のタスクの処理が実行されな
い。

ここで、通信制御部５の内部で実行されるＤＭＡ転送に
は、例えば、システム制御部ｌからの送信データの入力
、システム制御部ｌへの受信データの出力、ＩＳＤＮか
らの受信データの入力、および、ＩＳＤＮへの送信デー
タの出力がある。

このうち、ＩＳＤＮとのデータのやりとりは、ＩＳＤＮ
の伝送速度に応じて実行する必要があるために、この部
分のＤＭＡ転送の優先順位は、システム制御部ｌとのデ
ータのやりとりの部分のＤＭＡ転送の優先順位よりも高
く設定される。

一方、システム制御部１からの送信データの入力と、シ
ステム制御部ｌへの受信データの出力では、受信データ
優位の原則から、一般には、後者の方が優先順位が高く
設定される。

したがって、この場合には、システム制御部ｌからの送
信データの入力にかかるＤＭＡ転送タスクの優先順位が
、それ以外のＤＭＡ転送タスクの優先順位よりも低い。

さらに、上述のように、ＤＭＡ転送時には他のタスクを
実行できないので、優先順位が最低に設定されているＤ
ＭＡ転送タスクについては、他の優先順位の高いタスク
が全て待ち状態Ｓ３になっている状態でのみ実行できる
ようにすると、システムの実行速度が向上する。

第５図は、この優先順位が最低に設定されているＤＭＡ
転送タスクＤＲＤｊＳＫの一例を示している。

すなわち、このタスクＤＲＤＪＳには、システムインタ
フェース回路１６が、システムバス９を介して送信デー
タを入力する場合に実行されるタスクである。

このタスクでは、他のタスクからＤＭＡ転送要求がされ
ることを待機しており（処理１０１）、ＤＭＡ転送要求
が行われると、転送先アドレスや転送バイト数を算出し
てそのＤＭＡ転送のための準備処理を行う（処理１０２
）。

このようにして、ＤＭＡ転送の準備が整うと、それらの
パラメータを引き数として、オペレーティングシステム
にＤＭＡ転送要求のシステムコールを発行して、ＤＭＡ
転送を実行する（処理１０３）。

このＤＭＡ転送を終了すると、そのＤ　Ｍ　Ａ転送を依
頼したタスクに対して、ＤＭＡ転送が終了したことを通
知して（処理１０４）、処理１０１に戻り、次のＤＭＡ
転送要求があるまで待機する。　　−第６図は、オペレ
ーティングシステムが、タスクＤＩ（ＤＪＳによりＤＭ
Ａ転送要求のシステムコールが発行されたときに実行す
る処理の一例を示している。

まず、要求元のタスクのレジスタの状態を退避して（処
理２０１）、要求タスク（ＤＲＤ−ＴＳＫ）をウェイト
チェインにつなぎ（処理２０２）、タスクＤＲＤＪＳＫ
からＤＭＡ転送が要求されていることをあらｂすＤＭＡ
要求フラグＦＤＭＡＱをオンしく処理２０３）、そのと
きにタスクＤＲＤＪＳにより通知されたＤＭＡ転送のた
めに必要なデータをＤＭＡＣ１４にセットする（処理２
０４）。

そして、このときに、実行待ち状ＢＳ２になっているタ
スクがあるかどうかを調べて（判断２０５）、判断２０
５の結果がＹＥＳになるときには、レディーチェインに
つながれているタスクのうち最も優先順位の高いタスク
をディスバッチして（処理２０６）、それ以降の処理を
実行する。

また。タスクＤＲＤＪＳＫ以外のタスクが全て待ち状態
Ｓ３になっていて、判断２０５の結果がＮＯになるとき
には、ＤＭＡ要求フラグＦＤＭＡＱがセットされている
かどうかを調べる（判断２０７）。

判断２０７の結果がＹＥＳになるときには、イネーブル
信号ＥＮｄをオンしく処理２０８）、割込みをイネーブ
ル状態にセットして（処理２０９）、　ＣＰＵＩＯを休
止状態にセットする（処理２１０）。

すなわち、判断２０７の結果がＹＥＳになるときには、
イネーブル信号ＥＮｄがオンしてアンド回路２ｏが動作
可能な状態となる。したがって、システムインタフェー
ス回路１６がＤＭＡ要求信号ＲＱｄをオンすると、アン
ド回路２０を介して出力されるＤ　Ｍ　Ａ要求信号ＤＱ
がオンし、これによって、ＤＭＡＣ１４にＤＭＡ要求が
かけられる。

したがって、ＤＭＡＣ１４は、ＣＰＵ１０４．ニー対し
て内部バス１５の明は渡しを要求する休止信号肚Ｔを出
力し、ＣＰＵＩＯは、それを受は入れる場合には、応答
信号ＡＨＣをＤＭＡＣ１４に出力する。

これにより、ＤＭＡＣ１４は、そのＤＭＡ要求を出力し
たシステムインタフェース回路１６に許可信号ＡＣＫを
出力し、これにより、システムインタフェース回路１６
からのデータ転送が行われる。

このようにして、システム制御部１がらの送信　データ
の入力が行わ九る。

さて、このときには、割込みイネーブル状態になってい
るため、なんらかの割込み状態が発生すると、オペレー
ティングシステムは、第７図に示したような割込み処理
を実行する。

すなわち、この場合、各種レジスタを退避しく処理３０
２）　、イネーブル信号ＥＮｄをオフする（処理３０３
）、これによって、そのときにシステムインタフェース
回路１６よりＤＭＡ要求信号ＲＱｄがオン出力されてい
るときには、ＤＭＡＣ１４に加えられていたＤＭＡ要求
信号ＤＱがオフするので、ＤＭＡＣ１４は許可信号ＡＣ
Ｋを立ち下げるとともにＤＭＡ転送動作を一時的に停止
する。また、休止信号１１ＬＴをオフする。

そして、そのときに発生した割込みに対応した処理を実
行しく処理３０３）、割込み発生したタスクをレディー
チェインにつなぎ（処理３０４）、第６図の判断２０５
に移行する。

したがって、システムインタフェース回路１６からの送
信データの人力を行うＤＭＡ転送が開始されたあとで、
なんらかの割込みが発生すると、そのＤＭＡ転送が一時
的に中断し、そのときに発生した割込みの処理が終了し
て、そのタスクが待ち状態Ｓ３になり、再度、全てのタ
スクが待ち状態３になるまで、その中断状態が継続する
。

また、オペレーティングシステムは、タスクＤＲＤｊＳ
Ｋ　ノＤ　Ｍ　Ａ転送が終了シタコトがＤＭＡＣ１４よ
り通知されると（イベント割込み）、第８図に示したよ
うなりＭＡ終了割込み処理を実行する。

まず、各種レジスタを退避しく処理４０１）、イネーブ
ル信号ＥＮｄをオフしく処理４０２）　−フラグＦＤＮ
ＡＱをオフしく処理４ｏ３）、ＤＭＡ転送を要求したタ
スクＤＲＤＪＳＫへのＤＭＡ転送終了通知などのＤＭＡ
転送終了に伴う処理を実行したのちに（処理４ｏ４）、
そのタスクＩ）ＲＤＪＳにをレディーチェインにつなぎ
（処理４０５）、第６図の判断２０５に移行する。

以上のように、本実施例では、ＤＭＡ転送のタスクのう
ち最も優先順位の低いタスクを、他の全てのタスクが待
ち状態ｓ３になっているときにのみ実行するようにして
いるので、このタスクが実行されることによる他のタス
クの実行待ちが発生することを防止できるので、より効
率のよい制御がところで、上述した実施例では、グルー
プ４ファクシミリ装置の通信制御部に本発明を適用して
いるが、それ以外の装置の、それ以外のマイクロコンピ
ュータシステムについても、本発明を同様にして適用す
ることができる。

なお、上述した実施例では、ＤＭＡＣに対してステータ
ス信号を与えることでＤＭＡ要求を出力しているが、例
えば、特定のレジスタにＤＭＡ要求を出すためのデータ
をセットするような場合にも、本発明を同様にして適用
することができる。

［発明の効果］ 以上説明したように、本発明によれば、実行優先順位の
低いＤＭＡタスクを、他の全てのタスクが非動作状態に
なっているときに実行しているので、そのＤＭＡタスク
が他のタスクの実行の妨げとなることが防止され、その
結果、システム全体の処理速度が向上するという効果を
得る。

【図面の簡単な説明】

第１図は本発明の一実施例にかがるグループ４ファクシ
ミリ装置を示すブロック図、第２図は通信制御部の一例
を示すブロック図、第３図はマイクロコンピユータシス
テムの構成を説明するための概略図、第４図はタスクの
状態遷移を説明するための状態遷移図、第５図はＤＭＡ
転送タスクの処理例を示すフローチャート、第６図はＤ
ＭＡ要求システムコールの処理例を示すフローチャート
、第７図は割込み処理の一例を示すフローチャート、第
８図はＤＭＡ終了割込み処理の一例を示すフローチャー
トである。 第１図 第２図 （デジタル電話器へ） （システムバスへ） 第３図 第４図 （実行）５１ 第５図 （ＤＲＤ−ＴＳκ） 　　ＩＤＭＡ転送のための準備ト１０２　　ＩＤＳＡ％
７７ｆ″Ｌｍｙｃ　　Ｌ、ｏ４第６図 （ＤＭＡ要求ｓｖｃ　） １７１　Ｉ　　ＦＤＭＡＱをオン　　ト２０３１　１　
　ＥＮｄをオン　　　Ｗ　　　（次の−理へ）１状態に
セフト　　　　　１．２１０ （次の処理へ） 第７図 （割込処理） ３０１川−各種レジスタを退ｊ！１ ：：：稀ピ 第８図 （ＤＭＡ終了割込）

Claims (1)

【特許請求の範囲】
1. おのおののタスクにあらかじめ設定されている優先順位
   に応じて複数のタスクの実行状態を制御するマルチタス
   クモニタのＤＭＡ制御方法において、実行優先順位の低
   いＤＭＡタスクを、他の全てのタスクが非動作状態にな
   っているときに実行することを特徴とするマルチタスク
   モニタのＤＭＡ制御方法。