JPH03148635A - Tftパネルおよびその製造方法 - Google Patents

Tftパネルおよびその製造方法

Info

Publication number
JPH03148635A
JPH03148635A JP1287376A JP28737689A JPH03148635A JP H03148635 A JPH03148635 A JP H03148635A JP 1287376 A JP1287376 A JP 1287376A JP 28737689 A JP28737689 A JP 28737689A JP H03148635 A JPH03148635 A JP H03148635A
Authority
JP
Japan
Prior art keywords
data line
insulating layer
thin film
insulating film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1287376A
Other languages
English (en)
Other versions
JP2808742B2 (ja
Inventor
Takafumi Kojima
小嶋 孝文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP28737689A priority Critical patent/JP2808742B2/ja
Publication of JPH03148635A publication Critical patent/JPH03148635A/ja
Application granted granted Critical
Publication of JP2808742B2 publication Critical patent/JP2808742B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、TFTアクティブマトリックス型液晶表示素
子に用いられるTFTパネルおよびその製造方法に関す
るものである。
〔従来の技術〕
TFTアクティブマトリックス型液晶表示素子に用いら
れるTFTパネルは、透明基板上に、ゲートラインと、
このゲートラインにゲート電極がつながる薄膜トランジ
スタ(T F T)と、この薄膜トランジスタのソース
電極につながる透明な画素電極とを形成し、その上にこ
れらを覆う透明な絶縁膜を形成するとともにこの絶縁膜
の上に、この絶縁膜に設けたコンタクト孔において前記
薄膜トランジスタのドレイン電極に接続されたデータラ
インを形成し、さらに前記薄膜トランジスタの上方に遮
光用金属膜を設けた構造となっている。
第3図は従来のTFTパネルの一部分の断面を示したも
ので、図中1はガラス等からなる透明基板であり、この
基板仕には、ゲートライン2と、薄膜トランジスタ3と
、画素電極9とが形成されている。上記薄膜トランジス
タ3は逆スタガー型のもので、この薄膜トランジスタ3
は、前記ゲートライン2に一体に形成されたゲート電極
4と、このゲート電極4およびゲートライン2の上に基
板1のほぼ全面にわたって形成された窒化シリコン(S
IN)等からなる透明なゲート絶縁膜5と、このゲート
絶縁膜5の上に前記ゲート電極4と対向させて形成され
たアモルファス・シリコン(a−Si)からなる半導体
層6と、この半導体層6の上に形成されたソース電極7
およびドレイン電極8とからなっている。また、前記画
素電極9は、前記ゲート絶縁膜5の上に形成したITO
等の透明導電膜からなっており、この画素電極9は上記
薄膜トランジスタ3のソース電極7とつながっている。
なお、第3図に示したTFTパネルでは、上記画素電極
9と薄膜トランジスタ3のソース、ドレイン電極7.8
とをITO等の透明導電膜で形成しており、画素電極9
と前記ソース電極7は一体電極となっている。
また、10は上記基板仕にそのほぼ全面にわたって形成
された、前記ゲートライン2と薄膜トランジスタ3およ
び画素電極9を覆う透明なオーバーコート絶縁膜であり
、このオーバーコート絶縁膜10の上には、前記ゲート
ライン2と直交する方向に配線されたデータライン12
が形成されている。このデータライン12は、前記オー
バーコート絶縁膜10に設けたコンタクト孔11におい
て前記薄膜トランジスタ3のドレイン電極8に接続され
ている。
また、13は前記薄膜トランジスタ3の上方に設けられ
た遮光用金属膜である。この遮光用金属膜13は、薄膜
トランジスタ3の半導体層6に光が当ってトランジスタ
3にリーク電流を発生させるのを防ぐために設けられた
もので、この遮光用金属膜13は、前記データライン1
2と短絡しないように、データライン12を覆って基板
1のほぼ全面に形成した窒化シリコン等からなる透明な
絶縁膜14の上に形成されている。
〔発明が解決しようとする課題〕
しかしながら、上記従来のTFTパネルは、データライ
ン12をSOGまたは窒化シリコン等からなる絶縁膜1
4で覆い、この絶縁膜14の上に遮光用金属膜13を形
成しているため、上記絶縁1114の形成に時間がかか
るし、またこの絶縁膜14に膜剥がれが発生して遮光用
金属膜13がなくなってしまうという問題をもっていた
。これは、窒化シリコン等からなる絶縁膜14は、その
堆積形成時にピンホールやクラック等の欠陥が発生しや
すいため、遮光用金属膜13とデータライン12との間
を確実に絶縁するには、上記絶縁膜14をかなり厚く堆
積させる必要があるからであり、したがってその堆積に
時間がかかるし、また膜厚を厚くするほど絶縁膜14が
剥がれやすくなる。しかも、上記窒化シリコン等からな
る絶縁膜14は、CVD法等によって堆積させなければ
ならないため、上記従来のTFTパネルは、その製造過
程における高価な堆積装置の使用回数が多く、そのため
に製造コストも高いという問題ももっていた。
本発明は上記のような実情にかんがみてなされたもので
あって、その目的とするところは、データラインの上に
絶縁膜を堆積形成することなく遮光用金属膜と上記デー
タラインとの間を確実に絶縁することができるようにし
た、製造時間を短縮し、かつ高価な堆積装置の使用回数
を少なくして製造コストの低減をはかるとともに、デー
タラインと遮光用金属膜との間を絶縁する絶縁層の剥離
もなくして信頼性を向上させることができるTFTパネ
ルを提供するとともに、あわせてその製造方法を提供す
ることにある。
〔課題を解決するための手段〕
本発明のTFTパネルは、透明基板上に、ゲートライン
と、このゲートラインにゲート電極がつながる薄膜トラ
ンジスタと、この薄膜トランジスタのソース電極につな
がる画素電極とを形成し、その上にこれらを覆う透明な
オーバーコート絶縁膜を形成するとともにこのオーバー
コート絶縁膜の上に、このオーバーコート絶縁膜に設け
たコンタクト孔において前記薄膜トランジスタのドレイ
ン電極に接続されたデータラインを形成し、さらに前記
薄膜トランジスタの上方に遮光用金属膜を設けたTFT
パネルにおいて、前記データラインの表面にこのデータ
ラインを酸化させた金属酸化物からなる絶縁層を形成し
、このデータラインおよび前記オーバーコート絶縁膜の
上に前記遮光用金属膜を形成したことを特徴とするもの
である。
また、本発明のTFTパネルの製造方法は、透明基板上
に、ゲートラインと、このゲートラインにゲート電極が
つながる薄膜トランジスタと、この薄膜トランジスタの
ソース電極につながる画素電極と、これらを覆う透明な
オーバーコート絶縁膜を形成し、このオーバーコート絶
縁膜の上にこのオーバーコート絶縁膜に設けたコンタク
ト孔において前記薄膜トランジスタのドレイン電極に接
続されたデータラインを形成した後、前記データライン
の表面をプラズマ酸化処理してこのデータラインの表面
に金属酸化物からなる絶縁層を形成し、この後前記デー
タラインおよび前記オーバーコート絶縁膜の上に前記遮
光用金属膜を形成することを特徴とするものである。
〔作 用〕
すなわち、本発明のTFTパネルは、データラインの表
面にこのデータラインを酸化させた金属酸化物からなる
絶縁層を形成す′ることにより、この絶縁層で前記デー
タラインとその上に形成する遮光用金属膜との間を絶縁
するようにしたものであり、データラインの表面を酸化
させて形成された金属酸化物からなる上記絶縁層は、そ
の層厚が薄くてもピンホールやクラック等の欠陥はほと
んどないから、上記絶縁層で、遮光用金属膜とデータラ
インとの間を確実に絶縁することができる。
したがってこのTFTパネルによれば、従来のTFTパ
ネルのようにデータラインの上に絶縁−を堆積形成する
必要はなく、またデータラインの表面に上記絶縁層を形
成する酸化処理も比較的短時間で行なうことができるか
ら、製造時間を短縮し、かつ高価な堆積装置の使用回数
を少なくして製造コストの低減をはかることができる。
また、データラインと遮光用金属膜との間を絶縁する上
記絶縁層は、データラインの表面を酸化処理して形成さ
れたものであるため、この絶縁層が剥離することは全く
なく、シたがって信頼性も向上させることができる。
また、本発明のTFTパネルの製造方法によれば、ゲー
トラインおよび薄膜トランジスタと画素電極を覆うオー
バーコート絶縁膜の上にデータラインを形成した後に、
前記データラインの表面をプラズマ酸化処理してこのデ
ータラインの表面に金属酸化物からなる絶縁層を形成し
ているから、上記絶縁層はオーバーコート絶縁膜の上に
は生成せずデータラインの表面だけに形成されることに
なり、したがって上記絶縁層のバターニングは全く不要
である。したがって、この製造方法によれば、上記TF
Tパネルを少ない工程数で容易に製造することができる
〔実施例〕
以下、本発明の一実施例を第1図および第2図を参照し
て説明する。
第1図は本実施例のTFTパネルの一部分の断面を示し
たもので、図中1はガラス等からなる透明基板であり、
この基板仕には、ゲートライン2と、薄膜トランジスタ
3と、画素電極9とが形成されている。なお、上記薄膜
トランジスタ3は逆スタガー型のもので、この薄膜トラ
ンジスタ3は第3図に示したものと同じ構造であるから
、その説明は図に同符号を付して省略する。また、前記
画素電極9は、基板仕にそのほぼ全面にわたって形成さ
れているゲート絶縁膜5の上に設けられおり、この画素
電極9は上記薄膜トランジスタ3のソース電極7とつな
がっている。なお、この実施例では、上記画素電極9と
薄膜トランジスタ3のソース、ドレイン電極7,8とを
ITO等の透明導電膜で形成して、画素電極9と前記ソ
ース電極7とを一体電極としている。
また、10は上記基板仕にそのほぼ全面にわたって形成
された、前記ゲートライン2と薄膜トランジスタ3およ
び画素電極9を覆う透明なオーバーコート絶縁膜であり
、このオーバーコート絶縁膜10の上には、前記ゲート
ライン2と直交する方向に配線されたデータライン12
が形成されている。このデータライン12は、第3図に
示した従来のTFTパネルと同様に、前記オーバーコー
ト絶縁膜10に設けたコンタクト孔11において薄膜ト
ランジスタ3のドレイン電極8に接続されている。
このデータライン12は、例えばアルミニウムからなる
導電性金属で形成されており、その表面(上面および側
面)には、このデータライン12をプラズマ酸化させた
金属酸化物(アルミナ:AfOx)からなる絶縁層12
aが形成されている。
そして、薄膜トランジスタ3の半導体層6に光が当るの
を防ぐための遮光用金属膜13は、表面に上記絶縁層1
2aを形成したデータライン12および前記オーバーコ
ート絶縁膜10の上に、薄膜トラ°ンジスタ3の少なく
ともチャンネル領域を覆うように形成されている。なお
、この遮光用金属膜13は、データライン12またはゲ
ートライン2に沿わせてストライブ状に形成されるか、
あるいは各薄膜トランジスタ3ごとにそれぞれ対応する
分離したパターンに形成されている。
第2図は上記TFTパネルの製造方法を工程順に示した
もので、このTFTパネルは次のようにして製造される
まず、第2図(a)に示すように、透明基板仕に、ゲー
トライン2と、このゲートライン2にゲート電極4がつ
ながる薄膜トランジスタ3と、この薄膜トランジスタ3
のソース電極7につながる画素電極9と、これらを覆う
透明なオーバーコート絶縁膜10を形成し、このオーバ
ーコート絶縁膜10の上に、このオーバーコ−)絶[1
110に設けたコンタクト孔11において前記薄膜トラ
ンジスタ3のドレイン電極8に接続されたデータライン
12を形成する。なお、前記データライン12は、オー
バーコート絶縁膜10の上にアルミニウムをスパッタリ
ング法等により堆積させ、この堆積膜をバターニングし
て形成する。
次に、前記データライン12の表面を酸素(02)プラ
ズマ中でプラズマ酸化処理し、このデータライン12の
表面(上面および側面)に、このデータライン12の材
料であるアルミニウムのプラズマ酸化物であるアルミナ
(AjFOx)を生成させ、このアルミナからなる絶縁
層12Mを第2図(b)に示すように形成する。この場
合、上記絶縁層12aは、オーバーコート絶縁膜の上に
は生成せず、データラインの表面だけに生成する。なお
、このプラズマ酸化処理は、データライン12の表面全
体にある程度の厚さのアルミナが生成するまで行なえば
よく、このアルミナからなる絶縁層12aは良好な絶縁
体であり、またピンホールやクラック等の欠陥はほとん
どないから、その層厚が薄くても、十分絶縁膜として使
用できる。
この後は、前記データライン12およびオーバーコート
絶縁膜10の上にクロム等の不透明金属膜をスパッタリ
ング法等によって体積させ、この金属膜をバターニング
して、第2図(c)に示すように遮光用金属膜13を形
成し、第1図に示したTFTパネルを完成する。
すなわち、上記実施例のTFTパネルは、データライン
12の表面にこのデータライン12を酸化させた金属酸
化物からなる絶縁層12aを形成することにより、この
絶縁層12aで前記データライン12とその上に形成す
る遮光用金属膜13との間を絶縁するようにしたもので
あり、データライン12の表面を酸化させて形成された
金属酸化物からなる上記絶縁層12aは、その層厚が薄
くてもピンホールやクラック等の欠陥はほとんどないか
ら、この絶縁層12aで、遮光用金属膜13とデータラ
イン12との間を確実に絶縁することができる。したが
ってこのTFTパネルによれば、従来のTFTパネルの
ようにデータライン12の上に窒化シリコン等からなる
絶縁膜を堆積形成する必要はなく、またデータライン1
2の表面に上記絶縁層12aを形成する酸化処理も比較
的短時間で行なう巳とができるから、製造時間を短縮し
、かつ高価な堆積装置の使用回数を少なくして製造コス
トの低減をはかることができる。また、データライン1
2と遮光用金属膜13との間を絶縁する上記絶縁層12
aは、データライン12の表面を酸化処理して形成され
たものであるため、この絶縁層12gが剥離すにとは全
くなく、したがって信頼性も向上させることができる。
また、上記実施例のTFTパネルの製造方法によれば、
ゲートライン2および薄膜トランジスタ3と画素電極8
を覆うオーバーコート絶縁膜10の上にデータライン1
2を形成した後に、前記データライン12の表面をプラ
ズマ酸化処理してこのデータライン12の表面に金属酸
化物からなる絶縁層12aを形成しているから、上記は
オーバーコート絶縁膜10の上には生成せずデータライ
ン12の表面だけに形成されることになり、したがって
上記絶縁層12aのバターニングは全く不要である。し
たがって、この製造方法によれば、上記TFTパネルを
少ない工程数で容易に製造することができる。
なお、上記実施例では、データライン12をアルミニウ
ムで形成して、その表面にアルミナからなる絶縁層12
aを生成させているが、このデータライン12は、その
表面の酸化処理により生成する金属酸化物が良好な絶縁
性を示すものであれば、アルミニウムに限らず、他の金
属で形成してもよい。また、上記実施例では、薄膜トラ
ンジスタ3のソース、ドレイン電極フー、8を画素電極
9と同じITO等の透明導電膜で形成しているが、この
ソース、ドレイン電極7.8はクロム等の金属で形成し
てもよく、その場合は、画素電極9を、その端部をソー
ス電極7に重ねて形成してソース電極7に接続すればよ
い。また、上記薄膜トランジスタ3は逆スタガー型に限
らず、逆コプラナー型であ7てもよい。
〔発明の効果〕
本発明のTFTパネルは、データラインの表面にこのデ
ータラインを酸化させた金属酸化物からなる絶縁層を形
成することにより、この絶縁層で前記データラインとそ
の上に形成する遮光用金属膜との間を絶縁するようにし
たものであり、このTFTパネルによれば、従来のT 
F T t<ネルのようにデータラインの上に絶縁膜を
堆積形成する必要はなく、ま−たデータラインの表面に
上記絶縁層を形成する酸化処理も比較的短時間で行なう
ことができるから、製造時間を短縮し、かつ高価な堆積
装置の使用回数を少なくして製造コストの低減をはかる
ことができる。また、データラインと遮光用金属膜との
間を絶縁する上記絶縁層は、データラインの表面を酸化
処理して形成されたものであるため、この絶縁層が剥離
することは全くないから、信頼性も向上させることがで
きる。
また、本発明のTFTパネルの製造方法によれば、ゲー
トラインおよび薄膜トランジスタと画素電極を覆うオー
バーコート絶縁膜の上にデータラインを形成した後に、
前記データラインの表面をプラズマ酸化処理してこのデ
ータラインの表面に金属酸化物からなる絶縁層を形成し
ているため、上記絶縁層はオーバーコート絶縁膜の上に
は生成せずデータラインの表面だけに形成されることに
なり、したがって上記絶縁層のバターニングは全く不要
であるから、上記TFTパネルを少ない工程数で容易に
製造することができる。
【図面の簡単な説明】
第1図および第2図は本発明の一実施例を示すTFTパ
ネルの一部分の断面図およびその製造工程図、第3図は
従来のTFTパネルの一部分の断面図である。 1・−・基板、2・・−ゲートライン、3・・−薄膜ト
ランジスタ、4−・−ゲート電極、7・・ツース電極、
8・−・ドレイン電極、9・一画素電極、10・−オー
バーコート絶縁膜、11−・コンタクト孔、12・−デ
ータライン、12a・・・絶縁層(データラインの金属
酸化物)、13・−連光金属膜。

Claims (2)

    【特許請求の範囲】
  1. (1)透明基板上に、ゲートラインと、このゲートライ
    ンにゲート電極がつながる薄膜トランジスタと、この薄
    膜トランジスタのソース電極につながる画素電極とを形
    成し、その上にこれらを覆う透明なオーバーコート絶縁
    膜を形成するとともにこのオーバーコート絶縁膜の上に
    、このオーバーコート絶縁膜に設けたコンタクト孔にお
    いて前記薄膜トランジスタのドレイン電極に接続された
    データラインを形成し、さらに前記薄膜トランジスタの
    上方に遮光用金属膜を設けたTFTパネルにおいて、 前記データラインの表面にこのデータラインを酸化させ
    た金属酸化物からなる絶縁層を形成し、このデータライ
    ンおよび前記オーバーコート絶縁膜の上に前記遮光用金
    属膜を形成したことを特徴とするTFTパネル。
  2. (2)透明基板上に、ゲートラインと、このゲートライ
    ンにゲート電極がつながる薄膜トランジスタと、この薄
    膜トランジスタのソース電極につながる画素電極と、こ
    れらを覆う透明なオーバーコート絶縁膜を形成し、この
    オーバーコート絶縁膜の上にこのオーバーコート絶縁膜
    に設けたコンタクト孔において前記薄膜トランジスタの
    ドレイン電極に接続されたデータラインを形成した後、
    前記データラインの表面をプラズマ酸化処理してこのデ
    ータラインの表面に金属酸化物からなる絶縁層を形成し
    、この後前記データラインおよび前記オーバーコート絶
    縁膜の上に前記遮光用金属膜を形成することを特徴とす
    るTFTパネルの製造方法。
JP28737689A 1989-11-06 1989-11-06 Tftパネルおよびその製造方法 Expired - Lifetime JP2808742B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28737689A JP2808742B2 (ja) 1989-11-06 1989-11-06 Tftパネルおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28737689A JP2808742B2 (ja) 1989-11-06 1989-11-06 Tftパネルおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH03148635A true JPH03148635A (ja) 1991-06-25
JP2808742B2 JP2808742B2 (ja) 1998-10-08

Family

ID=17716560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28737689A Expired - Lifetime JP2808742B2 (ja) 1989-11-06 1989-11-06 Tftパネルおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2808742B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011851A (ko) * 1999-07-30 2001-02-15 김영환 박막 트랜지스터 액정 표시소자의 제조방법
KR100527079B1 (ko) * 1999-06-28 2005-11-09 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 어레이 기판의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527079B1 (ko) * 1999-06-28 2005-11-09 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 어레이 기판의 제조방법
KR20010011851A (ko) * 1999-07-30 2001-02-15 김영환 박막 트랜지스터 액정 표시소자의 제조방법

Also Published As

Publication number Publication date
JP2808742B2 (ja) 1998-10-08

Similar Documents

Publication Publication Date Title
US4960719A (en) Method for producing amorphous silicon thin film transistor array substrate
EP0301571B1 (en) Thin film transistor array
JPH04253342A (ja) 薄膜トランジスタアレイ基板
CN107037655A (zh) 一种显示基板及其制作方法、显示器件
JPH0824185B2 (ja) 薄膜トランジスタ装置とその製造方法
JP2808742B2 (ja) Tftパネルおよびその製造方法
JPH0640585B2 (ja) 薄膜トランジスタ
JP2759207B2 (ja) 画素電極と薄膜トランジスタの形成方法
CN104934442B (zh) 阵列基板及其制作方法、显示面板及显示装置
JPS60261174A (ja) マトリツクスアレ−
JPH11326941A (ja) アクティブマトリクス表示装置
JPH0391721A (ja) アクティブマトリクス基板
JPS61145582A (ja) 表示装置
JP2002182587A (ja) アクティブマトリクス基板およびその製造方法
JPS62226668A (ja) 薄膜トランジスタ
JPH0685440B2 (ja) 薄膜トランジスタ
JPS62276526A (ja) アクテイブマトリクス液晶表示装置の製造方法
JPH04119331A (ja) 薄膜トランジスタとその製造方法
JPH06294973A (ja) 液晶表示装置用アレイ基板
JPH0430475A (ja) 薄膜トランジスタアレイ基板
JP2818013B2 (ja) 薄膜トランジスタ装置およびその装置を製造する方法
JPH08262491A (ja) 液晶表示素子およびその製造方法
JPH04111322A (ja) 薄膜トランジスタの製造方法
KR100315914B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR100471765B1 (ko) 단일막게이트라인을갖는박막트랜지스터기판및그제조방법