JPH03147008A

JPH03147008A - リセットパルス発生方式

Info

Publication number: JPH03147008A
Application number: JP1282890A
Authority: JP
Inventors: Kazuma Okura; 一真大蔵; Masahiro Ishikawa; 雅博石川
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1989-11-01
Filing date: 1989-11-01
Publication date: 1991-06-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）この発明は、それぞれに電圧検知型のリセットパルス発
生回路と制御演算回路を所有する複数個のブロックから
成り、これらのうちの１つのブロック（ＬＳＩ等の回路
）が、他の複数のブロック（ＬＳＩ等の回路）ヘクロッ
クの供給を行なうように構成された制御装置のリセット
パルス発生方式に関する。

（従来の技術）近年、集積回路やさらに集積回路を大規模に集合させた
大規模集積回路、いわゆるＬＳＩの製造技術、性能の向
上および製品の多様化や需要の拡大に伴なって、コンピ
ュータを用いたシステムの制御装置にもＬＳＩが多量に
使用されるようになってきている。しかし、制御するシ
ステムの規模が大きくなればなる程すべての機能を１つ
のＬＳＩに組込むことは難かしくなり、複数のＬＳＩに
それぞれ機能を分割分担させてシステムの制御を行なう
方法が採用されている。またＬＳＩは順序回路を含むも
のがほとんどであり、電源ＯＮあるいは電源電圧低下の
際の順序回路の誤動作を避けるように順序回路を初期状
態に戻すリセットパルス信号が必要となり、小型化の為
リセットパルス発生回路もＬＳＩに内蔵させることが多
くなってきている。

また、ＬＳＩを動作させるために、基準クロック発生回
路から発振される基準クロックが必要となるが、それぞ
れに水晶等の外付部品を付けるのではコスト高になるの
で基準クロックを前述したシステムの複数のＬＳＩに供
給するときには、システム制御装置を構成している複数
のＬＳＩのうち、特定のＬＳＩに正確で安定な水晶等を
外付けし、発振回路を内蔵して、この回路から発振され
る基準クロックにより他のＬＳＩに必要な基準クロック
を供給するという方式が考えられる。この方式としては
、例えば、第４図に示すようなものが考えられる。

このシステムは、基準クロック発生回路４と、制御演算
回路３とリセットパルス発生回路５とからなる第１のＬ
ＳＩＩおよび制御演算回路６とリセットパルス発生回路
７とからなる第２のＬＳＩ２とから構成されている。

このシステムで、第１のＬＳＩＩは、電源電圧１７がＯ
Ｎになると内蔵されている基準クロック発生回路４から
発振されるクロック信号８によって制御演算回路３が動
作して、外部からの人力に応じた電圧信号（図示せず）
が出力される。また、第２のＬＳＩ２も第１のＬＳＩＩ
の基準クロック回路４から発信されたクロック信号１０
によって制御演算回路６が動作して、外部からの人力に
応じた電圧信号（図示せず）が出力され、それぞれの出
力によってシステム制御が行なわれる。

（発明が解決しようとする課題）ところで、第１のＬＳＩＩのリセットパルス発生電圧（
即ち検知電圧）をＶＩ、第２のＬＳＩ２のリセットパル
ス発生電圧（即ち検知電圧）をｖ２とし、かつ、普通に
考えられるようにクロック供給側のパルス発生電圧ＶＩ
とクロック被供給側のパルス発生電圧ｖ２とを等しく設
定したとする。つまりＶＩ−ｖ２である。

しかし、このように電圧■１　とｖ２とを等しく設定し
ても、現実には製造上のバラツキにより、ｖＩ　＞ｖ２
となる場合がある。その場合には次のような問題がある
。今、電源電圧が低下し、第１リセットパルス発生回路
５のみがリセットパルスを発生したとすると、第１のＬ
ＳＩＩは初期状態に設定され、第２のＬＳＩ２に供給さ
れる第２クロツク１０も停止する。すると、第２のＬＳ
Ｉ２は、第２クロツク１０が停止したときの状態を保持
することになる。たとえば第２のＬＳＩ２にＰＷＭ出力
があったとすると、その出力はＨ′あるいは′Ｌ°に固
定され、照明用バルブが最大輝度で光ったり、モータが
、高回転したままになる恐れがあり、確定した制御を行
えず、信頼性を欠くという問題点があった。

上記の問題点を解決するために、第２のＬＳＩ２にリセ
ットパルス発生回路を持たせることをせず、リセットパ
ルスも第１のＬＳＩＩから供給することが考えられるが
、リセットパルス用の端子がそれぞに必要となり、コス
ト的に不利である。

またそのＬＳＩが単独で機能することもある場合、リセ
ットパルス発生回路を内部に含ませる必要があり、コス
ト的に不利である。

そこで、この発明はかかる制御上の信頼性の不利及びコ
スト的不利を克服したリセットパルス発生方式を提供す
ることを目的とする。

〔発明の構成〕

（課題を解決するための手段）この発明は、上記のような問題に着目してなされたもの
で、基準クロック発生回路と制御演算回路と電圧検知型
のリセットパルス発生回路から成る第１回路、および、
制御演算回路と電圧検知型のリセットパルス発生回路か
ら成り前記第１回路の基準クロック発生回路からクロッ
クの供給を受けている複数個の第２回路とから構成され
、前記第１回路のリセットパルス発生電圧が前記第２回
路のリセットパルス発生電圧より低く設定されるように
したものである。

（作用）電源電圧がｖ２より低下すると、第２のＬＳＩがリセッ
トされ初期状態に戻る。電ｒｉ、電圧が■より更に低下
してクロックが供給されなくなっても、第２のＬＳＩは
既に初期状態に戻っているので影響はない。よって、第
２のＬＳＩには不確定状態が発生することが防止される
。

（実施例）以下、この発明の一実施例を図面を用いて説明する。

まず、構成を第１図により説明する。第１のＬＳＩ（第
１回路）１は制御演算回路３と基準クロック発生回路４
とリセットパルス発生回路５とを有し、一端が電源電圧
１７に接続され、他端がアース２０に接続されている。

演算回路３はクロック発生回路４のクロック信号８によ
り所定の演算の作動を行ない、外部からの入力に応じた
出力をする。又演算回路３はリセットパルス発生回路５
のリセット信号９により演算の順序回路を初期状態に戻
す。このリセットパルス発生回路５はリセット発生電圧
Ｖ１と電源電圧１７の比較により動作するようになって
いる。

第２のＬＳＩ（第２回路）２は制御演算回路６とリセッ
トパルス発生回路７とを有し、一端が電源電圧１７に、
他端がアース２ｏに接続されている。第２のＬＳＩ２の
演算回路６は自己のリセットパルス発生回路７のリセッ
ト信号１１により、リセットするが、クロック信号１０
は第１のＬＳｌｌのクロック発生回路４から受け、これ
により所定の演算を行うようになっている。第２のＬＳ
Ｉ２のリセットパルス発生回路７はリセットパルス発生
電圧ｖ２と電源電圧１７との比較により動作するように
なっており、この電圧ｖ２は第１のリセットパルス発生
電圧ＶＩより大きく、ｖｌ　＜ｖｌの関係に設定しであ
る。そして両出力によってシステム制御が行なわれる。

次に前記実施例の作用を説明する。第１図において、第
１のＬＳＩＩは自己のクロック信号８により、電源電圧
１７が電圧Ｖ、より大きい限り通常の動作をし、又、第
２のＬＳＩ２は第１のしＳ１１からクロック信号を受け
、電源電圧１７が電圧Ｖ２より大きい限り通常の動作を
している。

ここで、電圧ｖ１とＶ２を等しく設定しても、製造上の
バラツキにより両者に差が生じ電源電圧がこれらの電圧
より低下した場合を想定する。

先にこの明細書で欠点があると述べているＶ。

＞ｖｌの場合、電源電圧低下時の各ＬＳＩＩ、２の動作
状態は第３図に示すようになる。電源電圧１７＜Ｖｌ　
となると、第１リセットパルス発生回路５がリセットパ
ルス信号９を発生するので、線１８のｔｌ−ｔ４の間（
陰影線１４）は第１のＬＳｌｌは初期状態となり、それ
以外は通常の制御出力を行っている。第２のＬＳＩ２は
線１９のｔまでは通常の制御を行っているが、１．で供
給されるクロック信号１０が停止するのでその時の状態
（黒線１６）を保持することになる。電源電圧１７＜Ｖ
２となると、第２リセットパルス発生回路７がリセット
パルス信号１１を発生するので、ｔ２〜ｔ３の間（陰影
線１５）は第２のＬＳＩ２は初期状態となり、なおかつ
ｔ４まではクロック信号１０が供給されないため初期状
態を保つ。ｔ４以降は通常制御にもどる。したがって黒
線１６で示すｔ１〜ｔ２の間は第２のＬＳＩ２は不確定
な出力に固定されることになり、例えばＰＷＭ出力があ
ったとすると、その出力はＨ°あるいはＬ゛に固定され
、照明用バルブが最大輝度で光ったり、モータが高回転
したままとなる。

一方、本実施例のＶｌ＜Ｖ２の場合、電源電圧低下時の
各ＬＳＩの動作状態は第２図に示すようになる。電源電
圧１７＜Ｖ２となると、第２リセットパルス発生回路７
がリセットパルス信号１１を発生するので、線１９のｔ
、−ｔ４の間（陰影線１５）は第２のＬＳＩ２は初期状
態となり、それ以外は通常の制御出力を行っている。第
１のＬＳｌｌは電源電圧１７＜Ｖｌ　となる間、すなわ
ち線１８のｔ２〜ｔ３の間（陰影線１４）が初期状態と
なり、それ以外は通常の制御出力を行っている。ｔ２〜
ｔ３の間、第２のＬＳＩ２への第１のＬＳＩＩからのク
ロック信号１０の供給は停止するが、第２のＬＳＩ２は
すでに初期状態となっているため、何ら影響は受けない
。従って、第２のＬＳＩ２は、不確定な状態に設定され
ることもなくなり正確な制御を行なうことができる。な
お、クロック被供給側の第２のＬＳＩ２は２個又はそれ
以上でもこの発明は成立する。その場合は、クロック供
給側の第１のＬＳＩＩの電圧ｖ１をそれら複数のものの
それぞれの電圧ｖ２より低く設定する必要があることは
当然である。

〔発明の効果〕

以上に説明してきたように、この発明によれば、基準ク
ロック発生回路と制御演算回路と電圧検知型のリセット
パルス発生回路から成る第１回路、および、制御演算回
路と電圧検知型のリセットパルス発生回路から成り前記
第１回路の基準クロック発生回路からクロックの供給を
受けている複数個の第２回路とから構成され、前記第１
回路のリセットパルス発生電圧が前記第２回路のリセッ
トパルス発生電圧より低く設定される構成としたことで
、ＬＳＩの不確定な制御状態の不安を解消でき、システ
ム装置の信頼性を向上するとともに高価な水晶発振子、
あるいは、他の部品を付設させることなどいわゆる外付
は部品の削除が可能となるコスト低減効果が得られる。

【図面の簡単な説明】

第１図は、本発明による基本構成ブロック図、第２図は
本発明によりパルス検知電圧Ｖｌ　＜パルス検知電圧ｖ
２に設定された時のそれぞれのＬＳｌの動作を示す図、
第３図は、パルス検知電圧Ｖ〉パルス検知電圧ｖ２に設
定された時のそれぞれのＬＳＩの動作を示す図、第４図
は基準クロックの複数回路への供給例の想定ブロック図
である。１・・・第１のＬＳＩ（第１回路）２・・・第２のＬＳＩ（第２回路）３・・・制御演算回路４・・・基準クロック発生回路５・・・リセットパルス発生回路６・・・制御演算回路７・・・リセットパルス発生回路８・・・クロック９・・・リセットパルス１０・・・クロック１１・・・リセットパルス１２・・・リセットパルス発生（検知）電圧ｖ１１３・
・・リセットパルス発生（検知）電圧Ｖ２１４・・・陰
影線（初期状態）１５・・・陰影線（初期状！ｌ３）１６・・・黒線（不確定状態）１７・・・電源電圧２０・・・アース

Claims

【特許請求の範囲】

基準クロック発生回路と制御演算回路と電圧検知型のリ
セットパルス発生回路から成る第１回路、および、制御
演算回路と電圧検知型のリセットパルス発生回路から成
り前記第１回路の基準クロック発生回路からクロックの
供給を受けている複数個の第２回路とから構成され、前
記第１回路のリセットパルス発生電圧が前記第２回路の
リセットパルス発生電圧より低く設定されることを特徴
とするリセットパルス発生方式。