JPH03145814A - デイジタル・ハイパスフイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力信号に混入する直流成分を除去するハン
パスフィルタに関する。

〔従来の技術〕

直流成分を除去する、いわゆるバイパスフィルタは微分
回路構成となり、伝達関数は、Ｈ（Ｚ）＝１−Ｚ−” とあられされる。

これらを実現したものが、第７図の回路であり、−船釣
に知られている。第７図において、１は入力端子、２は
減算器、３ａはダイナミック形シフトレジスタ、６は加
算器、７は出力端子、１０は符号判定器である。第５図
において、点線であられしたものが、第７図の時間応答
波形の一例で、直流オフセット除去のみならず、信号成
分まで減衰してしまうのが問題である。

〔発明が解決しようとする課題〕

直流オフセット成分を含む復調データに対して、従来の
バイパスフィルタで直流オフセラ１−成分をキャンセル
し続けていると、バイパスフィルタの過渡応答特性によ
って、復調データも減衰する。

そのため、後段のデータ判定にとって、必ずしもよい結
果が４４）られない。

そこで１本発明の第１の目的は、予め定めた判定時間で
、バイパスフィルタの動作を中ＩＩ：、することにある
。

しかし、予め定めた判定時間が短く、直流オフセット量
が人参い場合には、直流オフセットキャンセルが十分に
行なわれない場合も生ずる。

次に周期的に一定時間通信を行っている。いわゆる間欠
受信動作において、休止時にもレジスタ内のデータを保
持するディジタル・ハイパスフィルタにおいて間欠動作
の回数を多くすると、直流オフセットキャンセル量を大
きくすることができる。しかし、間欠動作回数が少ない
場合や間欠動作を行なわない場合、直流オフセットキャ
ンセルが十分に行なわれない。

また、バイパスフィルタの時定数を小さくしないで、ト
分直流オフセットキャンセルを行いたいという課題があ
った。

本発明の第２の目的は、間欠受信動作時における上述の
課題を解決することにある。

〔課題を解決するための手段〕

前記の目的を達成するために本発明においては、加算器
出力を記憶するレジスタの入力に関し、加算器出力とレ
ジスタ出力のどちらかを選択する様にしフィルタの動作
を中止させる切替信号を使用する。また、間欠受信動作
において、休止時にもレジスタ内のデータを保持するよ
うにするために、レジスタをダイナミック型からスタテ
ィック型に変えたものである。

次に、直流オフセットキャンセルが十分行われない場合
、レジスタの後に乗算器をそう入し、その乗算係数をプ
ログラマブルにすることで、バイパスフィルタの時定数
を可変できる様にしたものである。

最後に、バイパスフィルタの時定数を小さくしないで、
十分直流オフセットキャンセルを行なえる様に、復調前
の信号成分によって、復調後のデータにどのくらいの直
流オフセットが発生するかをあらかじめ予想し、その予
想値をバイパスフィルタのレジスタにセットできる様に
したものである。

〔作用〕

１）直流オフセット量を予想するレジスタの入力を、タ
イマーによっである一定時間ごとにセレクタで切替え、
人力信号とレジスタ内のデータの差を計算すめ加算器の
出力をレジスタへ入力する様に動作させ、それ以後はレ
ジスタ出力をレジスタへくり返し入力する様に動作させ
る。

それによってこのバイパスフィルタは符号判定を行う前
は復調信号に含まれる直流成分をキャンセルする様に働
き、符号判定を行っている時には、過渡応答を持たずに
直流オフセット量をキャンセルする。従って、復調信号
のレベルを下げることなしに、直流成分をキャンセルす
ることができる。

２）動作中の直流オフセット量を、休止中には保持する
様に動作させる。これによって、間欠動作を行う回数が
ふえるに従って、直流オフセットキャンセルが正確に行
なえる様になる。

３）乗算器の乗算係数は外部信号によって、切り替える
。これによって、バイパスフィルタの時定数が変わるの
で、復調出力の直流オフセット量に応じて、直流オフセ
ットキャンセル量を調整することができる。

４）レジスタの内部値を、外部入力信号によってプリセ
ットすることによって、バイパスフィルタの時定数を小
さくすることなしに、直流オフセットキャンセル量を大
きくすることができる。

〔実施例〕

本発明の一実施例を第１図により説明する。

図において１は入力端子、２は減算器、３ａはシフトレ
ジスタ、４は入力切換信号入力端子、５はセレクタ、６
は加算器、７は出力端子、１０は符号判定器である。

この回路では、まず、２の減算器がシフトレジスタ３ａ
の出力を復調出力から減算し、この回路の復調出力とす
る。加算器６で減算器２の出力信号と、シフトレジスタ
３ａの出力の加算を行なう。

選択器（セレクタ）５は加算器６の出力とシフ１へレジ
スタ３ａの出力の一方を入力切換信号に応じて選択し、
シフトレジスタ３ａに入力する動作を行っている。

第４図に人力切換信号のタイミングチャートを示す、時
間ｔｏは別途、制御部にタイマー機能を設け、制御部に
おいて時間ｔｏを定める。

第５図に直流オフセット成分をもつ入力信号に対する応
答波形を示す、実線は第１図のバイパスフィルタの時間
応答波形１点線は、第７図のバイパスフィルタの時間応
答波形である。第７図のバイパスフィルタでは、時間ｔ
、　ｏ後において直流オフセットキャンセルと同時に、
復調成分も失われる。第１図のバイパスフィルタでは第
５図における時間ｔｏの時に、入力切換信号４を変更し
、時間ｔｏ以後はシフトレジスタ３ａの内容を保持する
。従って、時間ｔｏ後では、それまでの復調信号の変化
分を第１図の２の減算器に入力する為に、直流オフセッ
トキャンセルのみが行われる。これによって、信号成分
を失なうことなしに、復調信号に有害な直流オフセット
をキャンセルでき、ピットエラーレートを改善すること
ができる。

本発明の他の実施例を第２図により説明する。

第１図の実施例においては、シフトレジスタをダイナミ
ック形（第１図で３ａ）で構成していたのに対し、本実
施例ではシフトレジスタをスタティック形（第２図で３
ｂ）で構成したものである。

直流オフセットキャンセルに関する基本的動作は第１図
のバイパスフィルタと同様である。

周期的に一定時間だけ通信を行なう、いわゆる。

間欠動作の無線機では、第１図のバイパスフィルタを用
いるとそのシフトレジスタ３ａは休止時にリセットされ
る。そのため、復調信号の直流オフセットが大きい場合
には、直流オフセットキャンセルが十分に行われない。

これに対し、第２図のバイパスフィルタはシフトレジス
タ３ｂをスタティックにすることにより、間欠動作の休
止時に、それ以前の動作時の復調信号の変化歇の積分値
を記憶できる。これにより、間欠動作を行う回数が増え
るに従い、直流オフセラ１〜キヤンセルを十分に行なう
ことができる。

次に、バンドパスフィルタの時定数を可変形にした本発
明の一実施例を第３図により、説明する。

第３図のバイパスフィルタでは、シフトレジスタ３ｂの
出力に対して、乗算器８であらかじめ定められた係数α
の重みづけをして、減算器２に帰還する。乗算器の係数
をαとおくと伝達関数となる。

第３図の実施例によれば、乗算器８の係数αを変えるこ
とにより、直流オフセットキャンセラーの時定数が変化
する。なお、第１図ならびに第２図に示した実施例は乗
算器８の係数α＝１の場合に相当する。

次に、直流オフセットキャンセル量に初期値を与えた本
発明の一実施例を第６図により説明する。

スタティックシフトレジスタ３ｂに外部入力端子を設け
、外部入力端子を介して、スタティックシフトレジスタ
３ｂに初期値をプリセットする機能を追加したものであ
る。あらかじめ直流オフセット量が予想されている場合
に、第６図のバイパスフィルタにおいて、スタティック
シフトレジスタ３ｃのデータ初期値をプリセット入力端
子９を介して設定することにより、収束時間を短縮する
ことができる。

また、ここで記述したダイナミック形シフトレジスタと
は消費電流を減らすためにメモリー時間が短時間のもの
を、スタティックシフトレジスタはデータ内容をラッチ
し、長時間保持可能な、フリップフロップで構成したレ
ジスタを示すものとする。すなわち、クロックが止まっ
てもメモリ内容は保持出来るものをスタティックとする
。

〔発明の効果〕

本発明によれば、復調信号成分をそこなうことなしに、
直流オフセット量をキャンセルすることができる。

周期的に一定時間通信を行なう、いわゆる間欠受信動作
の場合に本発明を適用すると、間欠動作の回数が増加す
るに従い、直流オフセットキャンセル効果をあげること
ができる。

また、直流オフセットキャンセル量に係数を掛けて重み
付けすることにより、間欠動作の回数が少ない場合、あ
るいは、間欠動作を行なわない場合でも直流オフセット
キャンセルを十分に行うことができる。

さらに、直流オフセットキャンセル量に初期値を与える
ことによって、間欠動作の回数が少ない場合あるいは１
間欠動作を行なわない場合でも、バイパスフィルタの時
定数を小さくすることなしに直流オフセットキャンセル
を十分に行なうことができる。

【図面の簡単な説明】

第１図、第２図、第３図、第６図は本発明の実施例の回
路ブロック図、第４図は入力切換信号のタイミングチャ
ート、第５図は本発明の実施例による回路の時間応答波
形と従来回路の時間応答波形図、第７図は従来例の回路
ブロック図である。 １・・・入力端子、２・・・減算器、３ａ・・・ダイナ
ミック形シフトレジスタ、３ｂ・・・スタティック形シ
フトレジスタ、３ｃ・・・プリセット機能付スタティッ
ク形シフトレジスタ、４・・・入力切替信号入力端子、
５・・・セレクタ、６・・・加算器、７・・・出力端子
、８・・・乗算器、９・・・プリセット入力端子、１０
・・・符号判第　１　図 拓　５　回 第４−　口

Claims (1)

1. 【特許請求の範囲】 １、ディジタル・ハイパスフィルタの入力信号と予想し
   た直流オフセットとの誤差を加算する加算器とその加算
   器の出力を記憶するレジスタとをタイマー信号によつて
   切り替えることを特徴とするディジタル・ハイパスフィ
   ルタ。 ２、特許請求の範囲第１項記載のディジタル・ハイパス
   フィルタにおいて、間欠動作を行なうディジタル・フィ
   ルタに関し、休止時にもレジスタ内のデータを保持する
   ことを特徴とするディジタル・ハイパスフィルタ。 ３、特許請求の範囲第１項ならびに第２項記載のディジ
   タル・ハイパスフィルタにおいて、加算器出力に乗算器
   をそう入し、その乗算器係数をプログラマブルにするこ
   とにより、ディジタル・ハイパスフィルタの時定数を可
   変としたことを特徴とするディジタル・ハイパスフィル
   タ。 ４、特許請求の範囲第１項乃至第３項に記載のディジタ
   ル・ハイパスフィルタにおいて、レジスタ内に直流オフ
   セット値を外部信号によつてセットできることを特徴と
   したディジタル・ハイパスフィルタ。