JPH03142939A - 樹脂封止型半導体素子の成形方法 - Google Patents

樹脂封止型半導体素子の成形方法

Info

Publication number
JPH03142939A
JPH03142939A JP1282446A JP28244689A JPH03142939A JP H03142939 A JPH03142939 A JP H03142939A JP 1282446 A JP1282446 A JP 1282446A JP 28244689 A JP28244689 A JP 28244689A JP H03142939 A JPH03142939 A JP H03142939A
Authority
JP
Japan
Prior art keywords
mold
release agent
resin package
molding
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1282446A
Other languages
English (en)
Inventor
Takayasu Nomoto
野本 高安
Youichi Nukii
抜井 洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP1282446A priority Critical patent/JPH03142939A/ja
Publication of JPH03142939A publication Critical patent/JPH03142939A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、測光用受光素子などを対象に、受光素子をパ
ッケージの表面一部に透光窓部を形成した透明樹脂パッ
ケージで封止して成る樹脂封止形半導体素子の成形方法
、およびその成形用金型に関する。
〔従来の技術〕
まず、頭記した測光用素子として用いる本発明の実施対
象になる樹脂封止形半導体素子の構造を第3図、第4図
に示す0図において、1は受光素子としての半導体チッ
プ、2は半導体チップ1をマウントしたグイバット、3
は外部リード、4はボンディングワイヤ、5は前記各部
品を封止した透明樹脂パッケージである。ここで、樹脂
パッケージ5は、パッケージ表面における前記半導体チ
ップ1と対面する領域に表面が鏡面を呈した透光窓部5
aが形成されており、かつ該透光窓部5aを除いた表面
領域(上面、下面〉が梨地面5bとして形成されている
次に上記した樹脂封止形半導体素子の樹脂パッケージ5
をトランスファ成形する際に用いる成形用金型を第5図
に示す、すなわち、金型6は上型6aと下型6bとの組
合せからなり、キャビティ6cをi!ij或する金型の
内周壁面について、前記した樹脂パッケージ5の透光窓
部5aに対応する箇所には端面を鏡面7aに仕上げたコ
ア7が組み込まれ、樹脂パッケージ5の梨地面5bに対
応する金型内壁面の領域は粗面6dに加工されている。
そして、金型6に対し図示のように半導体チップlを含
む素子組立体をキャビティ内にセットし、この状態で金
型6に透明樹脂を注入することにより、第3図、第4図
で示した樹脂パッケージ5がトランスファ成形される。
なお、前記したコア7を使用する代わりに、透光窓部5
aに対応する上型6aの壁面箇所を鏡面に仕上げて実施
する場合もある。
このようにして作られた透明樹脂封止形半導体素子では
、正規な測光光線が透光窓部5aを通じて入光し、透明
樹脂パンケージ50層内をそのまま透過して半導体チッ
プ1の受光面に入射する。−方、透光窓部5a以外の領
域では梨地面5bが光線を乱反射、散乱させて受光素子
に迷光が入射するのを防止する。
〔発明が解決しようとする課題〕
ところで、前記した樹脂パッケージ5の成形材料として
は、透明度の維持を図るために通常は補強材を添加しな
いエポキシ樹脂が用いられている。
しかして補強材を添加しないエポキシ樹脂は高温(80
°C以上)の状態では強度が極端に低下する性質がある
。このために第5図の成形用金型を用いてトランスファ
成形する際に、金型に離型剤を塗布して置かないと、離
型の際に樹脂パッケージ5と金型6との間の結着、特に
金型6の粗面6dとの間の鋪りが原因で樹脂パンケージ
5に外部応力が加わり、これが基で樹脂パッケージ5に
クランク、反りなどが生じたり、ないしは半導体チップ
1などの封止部品と樹脂層との間が剥離するなどのトラ
ブルが発生し、このことが製品の品質9歩留りの低下を
招く大きな原因となる。
そこで、このようなトラブルを防止する対策として、従
来では樹脂パッケージのモールド形成に際し、事前に金
型内部にシリコーンオイルなどの離型剤を塗布して置き
、成形後に樹脂パッケージが金型から容易に離型できる
ような措置を行っている。なお、この場合に離型剤を塗
布するには、金型を開いた状態でキャピテイの内面に離
型剤をスプレーして行うようにしている。
しかして、前記のように金型に離型剤を塗布する際に、
離型剤が第5図におけるコア7の端面にも同時塗布れさ
ると、トランスファ成形後の樹脂パッケージ5に対して
その透光窓部5aの表面に離型剤が異物として付着した
まま残る。このように樹脂パッケージ5の透光窓部5a
に離型剤が付着残留し°ζいると、受光素子として使用
する際に離型剤が異物として振る舞い、透光窓部5aで
入射光線の乱反射、散乱が生じて受光素子の動作特性に
大きな悪影響を及ぼす、しかも、トランスファ成形工程
で透光窓部に付着した離型剤は簡単に拭い取って除去す
ることができず、その清浄化には厄介な清浄作業が必要
となる。
本発明は上記の点にかんがみなされたものであり、トラ
ンスファ成形の際に樹脂パッケージの透光窓部に離型剤
が付着するのを確実に防止できるようにした成形方法、
および成形用金型を提供することを目的とする。
(!II!fiを解決するための手段〕上記課題を解決
するために、本発明は、(1)成形方法として、金型の
キャビティに離型剤を塗布するに際して、樹脂パッケー
ジの透光窓部に対応する金型側の鏡面をマスキングする
ものとする。
(2)また、前記の成形方法を実施するために、成形用
金型として、金型のキャビティに離型剤を塗布する際に
、外部からマスクを金型内に挿入して前記の鏡面を覆う
マスクハンドリング機構を備えて溝底するものとする。
〔作用〕
上記のように、金型に離型剤を塗布するに際して、樹脂
パッケージの透光窓部に対応する金型側の鏡面域をマス
キングすることにより、金型面の鏡面に離型剤が塗布さ
れることがなくなる。したがって離型剤の塗布後にマス
キングを外した上で、金型を閉じてトランスファ成形す
ることにより、成形後の離型の際に成形品である樹脂パ
ッケージに不当な外部応力を与えることなく金型より容
易に離型し得るとともに、樹脂パッケージの透光窓部に
離型剤が付着するのを確実に回避できる。
また、前記のマスキング手段として金型に備えたマスク
ハンドリング機構は、金型の鏡面を覆うマスクを搭載し
、咳マスクを金型の解放状態で外部の待機位置から所定
のマスキング位置に挿入するハンドリング機構として構
成されたものであり、トランスファ成形動作に連係して
与えた指令により、離型剤の塗布時にマスクを待機位置
から金型のキャビティ内に挿入して鏡面の前面を覆うよ
うに動作する。
〔実施例〕
第1図は本発明の成形方法における離型剤塗布作業の状
態図を、第2図は金型に備えたマスクハンドリング機構
の構成図を示すものであり、第5図に対応する同一部材
には同じ符号が付しである。
まず、第1図において、上型6aと下型6bとの間を開
いてキャビティ6cの内面に離型剤を塗布する際には、
事前にコア7の端面を覆うようにマスク8をセットし、
この状態で離型剤をスプレーノズル9より吹付けて塗布
する塗布する。これにより鏡面7aを呈しているコア7
の端面はマスク8の陰に隠れて離型剤が付着することが
ない、また、離型剤の塗布後はマスク8を取り除き、続
いて金型に半導体チップなどの組立体をセットした上で
金型を閉じてトランスファ成形を行う。
これにより、トランスファ成形後に金型を開いて成形品
である樹脂パッケージ(第3図参照)を取り出す際に、
金型と樹脂パッケージとの躍りなしに容易に離型できる
ととも、樹脂パッケージの透光窓部に離型剤が異物とし
て付着したまま残るのを防止できる。
次に前記のマスキングを行うための本発明によるマスク
ハンドリング機構を第2図に示す、すなわち、マスクハ
ンドリング機構10は、マスク8を支持したマスク保持
具11と、該保持具11を先端に固定た回転アーム12
と、上型6aの側部に設置して前記アーム12を矢印A
のように回転操作する駆動部13とで構成したものであ
る。
ここで、通常はマスク8は図示実線位置に待機している
。そして、離型剤を塗布するために金型を開た状態でマ
スクハンドリング機構lOに動作指令を与えると、駆動
部13の操作によりマスク8が待機位Iから鎖線で示す
マスキング位置に移動し、第1図で述べたようにコア7
の端面を覆う、ここで金型に離型剤をスプレー塗布した
後、マスクハンドリング機構10に復帰指令を与えると
、駆動部13の操作でマスク8が再び待機位置に戻る。
なお、実際の量産に用いるトランスファ成形用金型では
、同一の金型に複数のキャビティが形成されている。そ
こで、第2図におけるマスク支持具11に金型側の各キ
ャビティに対応する複数個のマスク8を取付けて置き、
駆動部の操作により複数個のマスク8を一括した金型側
のキャビティへ挿入するように構成することにより、前
記した量産用の成形用金型にも対応できる。
〔発明の効果〕
以上説明したように、本発明によれば次記の効果を奏す
る。
(1)金型のキャビティに離型剤を塗布するに際して、
樹脂パッケージの透光窓部に対応する金型側の鏡面をマ
スキングすることにより、離型剤が前記鏡面に塗布れさ
ることがなく、トランスファ成形後に金型から離型され
た樹脂パッケージの透光窓部に離型剤が異物として付着
するのを確実に防止でき、これにより製品の品質1歩留
りの大幅な向上が図れる。
(2)また、前記のマスキングを行う手段として、キャ
ビティに離型剤を塗布する際にマスクを外部から金型内
に挿入して前記の鏡面を覆うマスクハンドリングmt*
を金型に備えたことにより、トランスファ成形動作に連
係して鏡面のマスキングを確実に行うことができる。
【図面の簡単な説明】
第1図は本発明の成形方法による金型への離型剤の塗布
状態図、第2図は金型に装備した本発明実施例によるマ
スクハンドリング機構の構成図、第3図は樹脂封止型半
導体素子の構成断面図、第4図は第3図の平面図、第5
図は成形用金型の基本構造を示す構成断面図である0図
において、1:半導体チップ、5:樹脂パッケージ、5
a+透光窓部、6:成形用金型、6m+上型、6b:下
型、6c+キヤビテイ、7:コア、7a:鏡面、8+マ
ス第1図 事2起

Claims (1)

  1. 【特許請求の範囲】 1)受光素子などの半導体チップをパッケージの表面一
    部に透光窓部を形成した透明樹脂パッケージで封止して
    成る樹脂封止形半導体素子の成形方法であり、前記パッ
    ケージの透光窓部に対応する箇所の壁面を鏡面となした
    成形用金型のキャビティ内に半導体素子組立体をセット
    し、この状態で樹脂パッケージをトランスファ成形する
    ものにおいて、金型のキャビティに離型剤を塗布するに
    際して、前記の鏡面をマスキングすることを特徴とする
    樹脂封止形半導体素子の成形方法。 2)受光素子などの半導体チップをパッケージの表面一
    部に透光窓部を形成した透明樹脂パッケージで封止して
    成る樹脂封止形半導体素子の成形用金型であり、前記パ
    ッケージの透光窓部に対応する箇所の壁面を鏡面となし
    たものにおいて、金型のキャビティに離型剤を塗布する
    際に、外部からマスクを金型内に挿入して前記の鏡面を
    覆うマスクハンドリング機構を備えたことを特徴とする
    樹脂封止形半導体素子の成形用金型。
JP1282446A 1989-10-30 1989-10-30 樹脂封止型半導体素子の成形方法 Pending JPH03142939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1282446A JPH03142939A (ja) 1989-10-30 1989-10-30 樹脂封止型半導体素子の成形方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1282446A JPH03142939A (ja) 1989-10-30 1989-10-30 樹脂封止型半導体素子の成形方法

Publications (1)

Publication Number Publication Date
JPH03142939A true JPH03142939A (ja) 1991-06-18

Family

ID=17652529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1282446A Pending JPH03142939A (ja) 1989-10-30 1989-10-30 樹脂封止型半導体素子の成形方法

Country Status (1)

Country Link
JP (1) JPH03142939A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250526A (ja) * 1995-03-09 1996-09-27 Nec Corp 樹脂封止半導体装置の製造方法及び樹脂封入装置
US7026654B2 (en) * 2002-04-05 2006-04-11 Canon Kabushiki Kaisha Package for optical semiconductor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250526A (ja) * 1995-03-09 1996-09-27 Nec Corp 樹脂封止半導体装置の製造方法及び樹脂封入装置
US7026654B2 (en) * 2002-04-05 2006-04-11 Canon Kabushiki Kaisha Package for optical semiconductor

Similar Documents

Publication Publication Date Title
US4894707A (en) Semiconductor device having a light transparent window and a method of producing same
US5622873A (en) Process for manufacturing a resin molded image pick-up semiconductor chip having a window
US4663833A (en) Method for manufacturing IC plastic package with window
GB2213640A (en) Electronic device package with peripheral carrier structure of a different material
JPH03142939A (ja) 樹脂封止型半導体素子の成形方法
JP3127555B2 (ja) 透明樹脂封止形半導体素子の成形用金型、およびその半導体素子の成形方法
JPS63308973A (ja) 光反射型センサ−の製造方法
JP2002094035A (ja) 光透過用キャップ及びその製造方法
JPH07214600A (ja) 透明樹脂封止型半導体装置の成形用金型
KR100304680B1 (ko) 반도체장치및그제조방법
JPH07109898B2 (ja) 透明樹脂封止形半導体装置
CN220753441U (zh) 器件
JP3005552B1 (ja) ワークの樹脂封止方法
JPH08250526A (ja) 樹脂封止半導体装置の製造方法及び樹脂封入装置
JPH0669366A (ja) 半導体装置実装体及び実装方法
JP2513113B2 (ja) 半導体装置の二重樹脂封止装置
KR100526846B1 (ko) 반도체패키지용 금형
KR100196301B1 (ko) 고체 촬상 소자의 제조 방법
KR100520592B1 (ko) 반도체 패키지 제조용 금형의 클리닝 방법 및 이를 위한 프레임
KR100271135B1 (ko) 반도체패키지 몰드 금형의 크리닝용 프레임 구조
JP2001267342A (ja) 半導体装置の製造方法
JPH08250527A (ja) 樹脂封止型半導体装置の製造方法
JPH04152556A (ja) 光半導体装置
JPH06163620A (ja) トランスファモールド装置
JPH02278741A (ja) 樹脂封止金型