JPH03142498A - 薄膜トランジスタアクティブマトリクス基板の検査方法および装置 - Google Patents

薄膜トランジスタアクティブマトリクス基板の検査方法および装置

Info

Publication number
JPH03142498A
JPH03142498A JP1279682A JP27968289A JPH03142498A JP H03142498 A JPH03142498 A JP H03142498A JP 1279682 A JP1279682 A JP 1279682A JP 27968289 A JP27968289 A JP 27968289A JP H03142498 A JPH03142498 A JP H03142498A
Authority
JP
Japan
Prior art keywords
active matrix
film transistor
matrix substrate
thin film
transistor active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1279682A
Other languages
English (en)
Inventor
Mitsuo Nakatani
中谷 光雄
Yoshifumi Yoritomi
頼富 美文
Toshiyuki Koshimo
敏之 小下
Hitoshi Kubota
仁志 窪田
Hisafumi Iwata
岩田 尚史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1279682A priority Critical patent/JPH03142498A/ja
Publication of JPH03142498A publication Critical patent/JPH03142498A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は液晶デイスプレィ等に用いる薄膜トランジスタ
アクティブマトリクス基板の検査方法および装置に関す
る。
〔従来の技術] 薄膜トランジスタアクティブマトリクス基板は複数の走
査線、信号線、薄膜トランジスタ、画素電極をガラス基
板上に薄膜プロセスを用いて形成したものである。この
薄膜トランジスタアクティブマトリクス基板においては
製造工程での塵埃やフォトレジスト欠陥等に起因する走
査線や信号線の断線、走査線と信号線の短絡、信号線と
画素電極との短絡等の欠陥が発生し易い、このため欠陥
を検出し、良品と不良品とを選別すること、さらには欠
陥の発生位置を検出し、レーザ等によって欠陥を修正す
ることが必要となっている。欠陥を検出する方法として
は一般に電気的な方法が用いられる。例えば走査線と信
号線の短絡欠陥位置を検出するには、1本の走査線にプ
ローバを当て、全信号線に順次、プローパを当てて走査
線と信号線間の電気抵抗を測定する。これを全走査線に
対して繰り返すことにより短絡欠陥位置を検出すること
が可能である。しかしこの方法では電気抵抗測定を走査
線の数と信号線の数の積の回数を行う必要があり、液晶
デイスプレィ等に用いられる薄膜トランジスタアクティ
ブマトリクス基板では数百回から数百万回の測定を行う
ことになる。このため測定に膨大な時間を要し、実用で
きない、多数回の測定によるフロー列や走査線、信号線
の端子部の損傷も問題となる。
また、信号線と画素電極との短絡欠陥を検出するには、
1本の信号線にフロー列を当て、その信号線に隣接する
画素電極に順次、フロー列を当てて電気抵抗を測定する
。これを全信号線に対して繰り返すことにより短絡欠陥
を検出することが可能である。しかしこの方法では上記
の走査線と信号線の短絡欠陥位置検出と同様に膨大な回
数の測定を必要とし、実用できない、また画素電極は面
積が小さく、フロー列を当てることが極めて困難である
ゆ 上述した電気的な方法は例えば多数本のフロー列を同時
に当てた状態で電気的に切り替えながら検査する等の方
法である程度の検査時間短絡は可能であるが、いずれに
しても長時間を要する。
このような問題点を解決する方法として、WI膜トラン
ジスタアクティブマトリクス基板とエレクトロクロミッ
ク表示パネルを組み合わせ、エレクトロクロミック基板
の発色膜の発色状態から欠陥を検出する方法が特開平1
−154092号公報に記載されている。ただしこの方
法では薄膜トランジスタアクティブマトリクス基板の画
素電極とエレクトロクロミック基板の発色膜とを電解質
を介して導通接続する必要があるが、電解質に固体を用
いた場合には導通接続不良による欠陥検査の誤りが生じ
易く、固体電解質との接触により薄膜トランジスタアク
ティブマトリクス基板に損傷も生じ易い、また液体の電
解質を用いた場合には電解質により薄膜トランジスタア
クティブマトリクス基板が汚染する。
[発明が解決しようとする課題] このように従来技術では薄膜トランジスタアクティブマ
トリクス基板の欠陥を短時間に、また基板に損傷を与え
ないで検出することが不可能であった・ 本発明の目的は薄膜トランジスタアクティブマトリクス
基板の欠陥を短時間に、かつ、基板に損傷を与えないで
検出する方法および装置を提供することにある。
[課題を解決するための手段] 上記目的を遠戚するために、薄膜トランジスタアクティ
ブマトリクス基板とマイクロカプセル化した液晶とを対
向させ、薄膜トランジスタアクティブマトリクス基板の
走査線と信号線に電圧を印加することによって欠陥を検
査するようにした。
[作用] この電圧印加によって薄膜トランジスタアクティブマト
リクス基板の欠陥位置と対応する部分のマイクロカプセ
ル化した液晶に色や透光率の光学的変化が生じる。この
光学的変化を目視や顕微鏡あるいはセンサーによって検
知することにより検陥さらには欠陥位置を検出すること
ができる。この本発明の方法では、従来の電気的な方法
と異なり、欠陥を光学的変化に変換して検出するので。
検出を極めて短時間で行うことが可能となる。
[実施例] 以下、本発明の一実施例を説明する。第1図は本発明に
よる検査方法の例を示すもので、薄膜トランジスタアク
ティブマトリクス基板1を基板吸着が可能なステージ2
の上に置いて固定し、これと対向させて片面にマイクロ
カプセル化したカイラルネマチック液晶層3を設けた透
明基板4を設置した。透明基板4としてはガラス等の変
形のないものやプラスチック等の可とう性のあるものを
用いることができる。あるいはフィルム状のマイクロカ
プセル化したカイラルネマチック液晶を用い、透明基板
4を使わないで行ってもよい、検査に用いた薄膜トラン
ジスタアクティブマトリクス基板は第2図に示すように
複数の走査線8、信号線9.薄膜トランジスタ10、画
素電極11を薄膜プロセスによってガラス基板12の上
に形成したものであり、短時間での検査を特徴とする特
許に全ての走査線5および信号wA6が検査用配jiA
13によって電気的に接続されている。この電気的接続
はブロックに分けて接続されていてもよい。
この薄膜トランジスタアクティブマトリクス基板の探針
用端子14にブローバフを当て、走査線8と信号線9の
間に電圧を印加すると、走査線8と信号線9の短絡欠陥
部上のカイラルネマチック液晶WI3に変色が発生し、
目視でも容易に短絡欠陥の有無、欠陥位置を検出するこ
とができる。印加する電圧は数ボルトから数10Vでよ
く、薄膜トランジスタを破壊しない電圧で検査できる。
また薄膜トランジスタアクティブマトリクス基板lとカ
イラルネマチック液晶層3とを密着させて検査しても、
ギャップをあけて検査してもよい、ギャップをあけるこ
とにより薄膜トランジスタアクティブマトリクス基板1
の検査時の汚染や損傷の可能性を完全にのぞくことがで
きる。ただしギャップは広くし過ぎると検査に要する印
加電圧が増加するとともに、カイラルネマチック液晶層
3の変色部面積が拡大して欠陥位置の検出精度が低下す
るので、ギャップは0.5m以下が適する。
上述の実施例では液晶としてカイラルネマチック液晶を
用いたが、液晶としてコレステリック液晶を用い、上記
の実施例と同様にして検査を行うと、マイクロカプセル
化した液晶層に変色が発生し、上記の実施例と同様に走
査線と信号線の短絡欠陥および短絡欠陥位置を目視でも
容易に検出できる。
次に走査線、信号線の断線、薄膜トランジスタの動査不
良、信号線と画素電極との短絡等の欠陥の検査の実施例
について説明する。第3図はその検査方法の例を示すも
ので、薄膜トランジスタアクティブマトリクス基板1を
透明なステージ2の上に置いて固定し、これと対向させ
て片面にスズを添加した酸化インジウム膜からなる透明
電極17およびマイクロカプセル化したネマチック液晶
層3を形成した可とう性フィルム18を接触させる。接
触を確実にするために可どう性フィルム18は弾力性の
ある樹脂層19を介して透明基板4に固定されている。
ステージ2の裏面には光源2Oを設けである。検査に用
いた薄膜トランジスタアクティブマトリクス基板1は第
2図に示したものである。この薄膜トランジスタアクテ
ィブマトリクス基板1の深針用端子14にプローバフを
当て走査線8および信号線9に電圧を印加して薄膜トラ
ンジスタをオン状態にする。さらに透明電極17にも電
圧を印加して透明電極17と画素電極11の間に電界が
かかるようにする。これによって正常にオン状態となっ
た薄膜トランジスタlOと接続している画素電極11上
のマイクロカプセル化したネマチック液晶層3は透光率
が増大する。
一方、オン状態とならなかった薄膜トランジスタ10と
接続している画素電極11上のマイクロカプセル化した
ネマチック液晶層3は透光率の変化が生じない、従って
この透光率の変化を目視、顕微鏡あるいはセンサによっ
て検知することにより容易に欠陥の有無や欠陥位置を検
査することができる。すなわち、走査線8や信号線9に
断線欠陥があると、欠陥位置を起点として線状の透光率
の変化しない部分が生じる。また正常なオン電流の得ら
れない薄膜トランジスタ10があると、その薄膜トラン
ジスタlOと接続する画素電極11の位置に点状の透光
率の変化しない部分が生じる。
さらに信号wA9と透明vlLi17の間に電圧を印加
して検査を行うと、信号a9と短絡している画素電極1
1の位置の透光率が変化するのでこの短絡欠陥も検出で
きる。なお透光率の変化を見易くするためには、可どう
性フィルム18の片面に走査線8および信号線9と対応
する位置に遮光膜を設け、画素電極11の部分のみが光
を通過するようにするのが好ましい。
[発明の効果] 以上述べたように本発明によれば薄膜トランジスタアク
ティブマトリクス基板の配線の短絡や断線、薄膜トラン
ジスタの特性不良等の多くの欠陥をマイクロカプセル化
した液晶層の光学的特性変化で迅速に検知でき、きわめ
て短時間に欠陥検査を行うことができる。また、欠陥検
査のためのプローバによる接触は回数が極めて少ないと
ともに。
特別に設けた検査用端子を用いて行うこともできるので
薄膜トランジスタアクティブマトリクス基板に損傷を与
えない、またマイクロカプセル化した液晶層は柔軟性が
あるので接触させても薄膜トランジスタアクティブマト
リクス基板に損傷を与えない、さらにはマイクロカプセ
ル化した液晶層と薄膜トランジスタアクティブマトリク
ス基板との間にギャップを設けて検査することも可能な
ので、検査による基板の汚染を防止することもできる。
また検査装置はブローバ本数が少なく、プローバ移動操
作機構や複雑な電気測定機類を必要としないので1wA
めで安価である。このように本発明によって、薄膜トラ
ンジスタアクティブマトリクス基板の検査を極めて短時
間に安価なコストで行うことができ、薄膜トランジスタ
アクティブマトリクス基板の歩留り向上や品質管理に効
果を発揮する。
【図面の簡単な説明】
第1図は本発明に係る欠陥検査方法および欠陥検査装置
の一実施例を示す断面図、第2図は検査に用いた薄膜ト
ランジスタアクティブマトリクス基板の構成の1部を示
す平面図、第3図は本発明に係る欠陥検査方法および装
置の他の実施例を示す断面図である。 符号の説明 l・・・薄膜トランジスタアクティブマトリクス基板、
2・・・ステージ、3・・・マイクロカプセル化した液
晶層、4・・・透明基板、5・・・透明基板支持体、6
・・・透明基板位置決め用ガイド、7・・・プローバ、
8・・・走査線、9・・・信号線、10・・・薄膜トラ
ンジスタ、11・・・画i電極、12・・・ガラス基板
、13・・・検査用配線、14・・・探針用端子、15
・・・走査線端子、16・・・信号線端子、17・・・
透明i?ti、18・・・可どう性フィルム、19・・
・弾力性樹脂層、20・・・光源、21・・・反射板。 第 1図 第2図 M3図 手 続 補 正 書 (自発) 基板の検査方法および装置 補正をする者 11件との関係 特許出願人 1510+株式仝叶 日 立 製 作 所 代 理 人 補 正 の 対 象 明細書の発明の詳細な説明の欄及び図面(第2図及び第
5図) 補 正 の 内 容 L6明m書の発明の詳細な説明の欄を下記の通り補正す
る。 (1)明細書第4ページ第2行の「短絡」を「短縮」と
訂正する。 (2)明細書第5ページ第19行〜第20行の「検陥J
を「欠陥の有無」と訂正する。 (3)明細書第8ページ第10行の「動査」を「動作」
と訂正する。 (4)明細書第1Oページ第7行の「透光率」の前に「
画素電極11の部分」を加入する。 2、図面の第2図及び第3図を別紙の通り補正する。 以上

Claims (1)

  1. 【特許請求の範囲】 1、薄膜トランジスタアクティブマトリクス基板にマイ
    クロカプセル化した液晶を対向させ、薄膜トランジスタ
    アクティブマトリクス基板の走査線と信号線に電圧を印
    加し、マイクロカプセル化した液晶の変化を検知するこ
    とを特徴とする薄膜トランジスタアクティブマトリクス
    基板の検査方法。 2、薄膜トランジスタアクティブマトリクス基板とマイ
    クロカプセル化した液晶とを対向させ、薄膜トランジス
    タアクティブマトリクス基板の走査線と信号線に電圧を
    印加する機構を有することを特徴とする薄膜トランジス
    タアクティブマトリクス基板の検査装置。
JP1279682A 1989-10-30 1989-10-30 薄膜トランジスタアクティブマトリクス基板の検査方法および装置 Pending JPH03142498A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1279682A JPH03142498A (ja) 1989-10-30 1989-10-30 薄膜トランジスタアクティブマトリクス基板の検査方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1279682A JPH03142498A (ja) 1989-10-30 1989-10-30 薄膜トランジスタアクティブマトリクス基板の検査方法および装置

Publications (1)

Publication Number Publication Date
JPH03142498A true JPH03142498A (ja) 1991-06-18

Family

ID=17614402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1279682A Pending JPH03142498A (ja) 1989-10-30 1989-10-30 薄膜トランジスタアクティブマトリクス基板の検査方法および装置

Country Status (1)

Country Link
JP (1) JPH03142498A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003107120A (ja) * 2001-09-27 2003-04-09 Toppan Printing Co Ltd 導通検査シート、それを用いた導通検査方法および導通検査装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003107120A (ja) * 2001-09-27 2003-04-09 Toppan Printing Co Ltd 導通検査シート、それを用いた導通検査方法および導通検査装置

Similar Documents

Publication Publication Date Title
KR100596965B1 (ko) 구동신호 인가모듈, 이를 적용한 액정표시패널 어셈블리 및 이 액정표시패널 어셈블리의 구동신호 검사 방법
KR100353955B1 (ko) 신호라인 검사를 위한 액정표시장치
US5459409A (en) Testing device for liquid crystal display base plate
JPH01161316A (ja) 液晶表示装置の検査方法
US7317325B2 (en) Line short localization in LCD pixel arrays
US5473261A (en) Inspection apparatus and method for display device
KR20060109194A (ko) 액정표시패널의 검사방법
JP2506840B2 (ja) アクティブマトリックスアレイの検査方法
KR100909781B1 (ko) 액정표시장치용 어레이 기판의 검사장치 및 검사방법
KR100471782B1 (ko) 액정표시장치의불량검출방법
JPH03142498A (ja) 薄膜トランジスタアクティブマトリクス基板の検査方法および装置
KR100632680B1 (ko) 액정표시장치의 어레이 기판 및 그 검사방법
JP3439038B2 (ja) 液晶ディスプレイ基板の検査方法及び装置
JPH07113727B2 (ja) アクティブマトリックスアレイ
JP2004045763A (ja) 液晶表示パネル検査方法及びその検査装置
JPH07120694B2 (ja) 液晶表示装置の検査装置及びその検査方法
KR100911104B1 (ko) 액정표시장치용 어레이 패널의 검사패드 및 그 제조방법
JP2629213B2 (ja) アクティブマトリックスアレイの検査方法および検査装置
JP2002229056A (ja) 表示装置用電極基板及びその検査方法
JP2000214423A (ja) 液晶表示装置の検査方法および検査装置
KR200179140Y1 (ko) 액정표시장치
JPH0264594A (ja) マトリクス型画像表示装置用検査装置およびその短絡検査方法、短絡欠陥修正方法、点欠陥検査方法
JPH095768A (ja) 液晶表示素子の検査装置
JP3177330B2 (ja) アクティブマトリクス表示装置の検査装置及び検査方法
JPH04319909A (ja) アクティブマトリクス基板検査装置および方法