JPH03138932A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03138932A JPH03138932A JP27490989A JP27490989A JPH03138932A JP H03138932 A JPH03138932 A JP H03138932A JP 27490989 A JP27490989 A JP 27490989A JP 27490989 A JP27490989 A JP 27490989A JP H03138932 A JPH03138932 A JP H03138932A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact holes
- contact hole
- electrode
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 28
- 230000008021 deposition Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 8
- 239000012535 impurity Substances 0.000 abstract description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 8
- 230000003111 delayed effect Effects 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 15
- 229910045601 alloy Inorganic materials 0.000 description 14
- 239000000956 alloy Substances 0.000 description 14
- 238000000151 deposition Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 208000002564 X-linked cardiac valvular dysplasia Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体装置の製造方法に係り、特に配線形成
方法に関するものである。
方法に関するものである。
（従来の技術）
半導体装置において、配線部分は、従来、第３図に示す
ように形成されている。すなわち、半導体基板１に素子
分離のための絶縁膜２（例えばｓ＋ｏｘｌｌｌ）および
不純物拡散Ｎ３を形成し、さらに前記絶縁膜２上に合金
膜（例えば−Ｓｉｘ膜）またはポリシリコン膜からなる
電極４を形成した後、全面に絶縁膜５（例えばＢＰＳＧ
膜）を形成する。
ように形成されている。すなわち、半導体基板１に素子
分離のための絶縁膜２（例えばｓ＋ｏｘｌｌｌ）および
不純物拡散Ｎ３を形成し、さらに前記絶縁膜２上に合金
膜（例えば−Ｓｉｘ膜）またはポリシリコン膜からなる
電極４を形成した後、全面に絶縁膜５（例えばＢＰＳＧ
膜）を形成する。
その後、この絶縁膜５に、フォトリソ・エツチングによ
って、前記不純物拡散層３および電極４に貫通するよう
にコンタクトホール６を形成する。
って、前記不純物拡散層３および電極４に貫通するよう
にコンタクトホール６を形成する。
その後、図のように全面にスパッタ法でＡ１合金膜７を
形成し、このへ！合金膜７をフォトリソ・エツチングに
よって配線パターンにバターニングすることにより、前
記コンタクトホール６を通して不純物拡散層３および電
極４に接続される配線を形成する。
形成し、このへ！合金膜７をフォトリソ・エツチングに
よって配線パターンにバターニングすることにより、前
記コンタクトホール６を通して不純物拡散層３および電
極４に接続される配線を形成する。
しかしながら、上記のような従来の配線形成方法では、
半導体素子構造の微細化、積「化に伴いコンタクトホー
ル６のアスペクト比（コンタクトホール深さと径の比）
が大きくなるにつれて、該コンタクトホール６部分で第
３図の円内で示すようにＡ１合金膜７に充分なカバレー
ジが得られず、配線が断線する問題点があった。
半導体素子構造の微細化、積「化に伴いコンタクトホー
ル６のアスペクト比（コンタクトホール深さと径の比）
が大きくなるにつれて、該コンタクトホール６部分で第
３図の円内で示すようにＡ１合金膜７に充分なカバレー
ジが得られず、配線が断線する問題点があった。
そこで、コンタクトホールを選択Ｗ（タングステン）Ｃ
ＶＤ技術で、Ｗにより埋込む方法が開発されている。第
４図は、その埋込み法により配線を形成する場合である
。まず、半導体基板ｌに第３図と同様にｍ縁膜２および
不純物拡散層３を形成し、絶縁膜２上には電極４を形成
した後、全面に絶縁１１ｉ５を形成する。その絶縁膜５
上に第２の電極として合金層で電極８を形成する。その
後、再度全面にｍ縁膜９（例えばＢＰＳＧ膜）を形成す
る。その絶縁膜９と前記ｗＡ縁膜５に、前記不純物拡散
層３．電極８．電極４の各々に貫通するようにコンタク
トホール６を開ける。そのコンタクトホール６を選択Ｗ
ＣＶＤ法によってＷ膜１０で埋込む、その後、全面にス
パッタ法でＡ１合金膜７を形成し、このＡ１合金膜７を
フォトリソ・エツチングによって配線パターンにパター
ニングすることによって配線を形成する。この配線は、
コンタクトホール６部分でＷａｔＯを通して不純物拡散
層３および電極８．４の各々に接続される。
ＶＤ技術で、Ｗにより埋込む方法が開発されている。第
４図は、その埋込み法により配線を形成する場合である
。まず、半導体基板ｌに第３図と同様にｍ縁膜２および
不純物拡散層３を形成し、絶縁膜２上には電極４を形成
した後、全面に絶縁１１ｉ５を形成する。その絶縁膜５
上に第２の電極として合金層で電極８を形成する。その
後、再度全面にｍ縁膜９（例えばＢＰＳＧ膜）を形成す
る。その絶縁膜９と前記ｗＡ縁膜５に、前記不純物拡散
層３．電極８．電極４の各々に貫通するようにコンタク
トホール６を開ける。そのコンタクトホール６を選択Ｗ
ＣＶＤ法によってＷ膜１０で埋込む、その後、全面にス
パッタ法でＡ１合金膜７を形成し、このＡ１合金膜７を
フォトリソ・エツチングによって配線パターンにパター
ニングすることによって配線を形成する。この配線は、
コンタクトホール６部分でＷａｔＯを通して不純物拡散
層３および電極８．４の各々に接続される。
（発明が解決しようとする課！り
しかるに、上述の選ＩＲｗｃｖｐ法によるＷ埋込み法で
は、Ｗが不純物拡散層上や電極上でほぼ同じ埋込み膜厚
となるために、同一基板上に深さの異なるコンタクトホ
ールが共存する場合（第４図では、不純物拡散層３およ
び電極４上のコンタクトホール６が深く、電極８上のコ
ンタクトホール６が浅い）は、深いコンタクトホールを
充分に埋込むことができない問題点があった。したがっ
て、Ｗ埋込み法を採用しても、深いコンタクトホール部
分では例えば第４図の円内で示すように上ＮＡ１合金配
線のカバレージが充分でな（、断線の恐れがあり、この
ことが選択ＷＣＶＤ技術による埋込み法を実用化する上
で大きな問題となっていた。
は、Ｗが不純物拡散層上や電極上でほぼ同じ埋込み膜厚
となるために、同一基板上に深さの異なるコンタクトホ
ールが共存する場合（第４図では、不純物拡散層３およ
び電極４上のコンタクトホール６が深く、電極８上のコ
ンタクトホール６が浅い）は、深いコンタクトホールを
充分に埋込むことができない問題点があった。したがっ
て、Ｗ埋込み法を採用しても、深いコンタクトホール部
分では例えば第４図の円内で示すように上ＮＡ１合金配
線のカバレージが充分でな（、断線の恐れがあり、この
ことが選択ＷＣＶＤ技術による埋込み法を実用化する上
で大きな問題となっていた。
この発明は上記の点に鑑みなされたもので、同一基板上
に深いコンタクトホールと浅いコンタクトホールが共存
する場合でも、すべてのコンタクトホールを選択ＣＶＤ
技術によるＷａで充分に壇込むことができ、断線の恐れ
の少ない高信頼性の配線を形成することができる半導体
装置の製造方法を提供することを目的とする。
に深いコンタクトホールと浅いコンタクトホールが共存
する場合でも、すべてのコンタクトホールを選択ＣＶＤ
技術によるＷａで充分に壇込むことができ、断線の恐れ
の少ない高信頼性の配線を形成することができる半導体
装置の製造方法を提供することを目的とする。
（課題を解決するための手段）
この発明は、半導体基板上に絶縁膜を形成し、この絶縁
膜に浅いコンタクトホールと深いコンタクトホールを形
成し、これらコンタクトホールを選択ｗｃｖｎ法による
Ｗ膜で埋込み、そのｗｌに接続して配線を形成するよう
にした半導体装置の製造方法において、選択ＷＣＶＤ法
によるＷ膜の堆積開始を深いコンタクトホール側より遅
らせるような層を浅いコンタクトホールの底面に形成し
、その上で両コンタクトホールに対する選択ＷＣＶＤ法
によるｗｌの埋込みを行うようにしたものである。
膜に浅いコンタクトホールと深いコンタクトホールを形
成し、これらコンタクトホールを選択ｗｃｖｎ法による
Ｗ膜で埋込み、そのｗｌに接続して配線を形成するよう
にした半導体装置の製造方法において、選択ＷＣＶＤ法
によるＷ膜の堆積開始を深いコンタクトホール側より遅
らせるような層を浅いコンタクトホールの底面に形成し
、その上で両コンタクトホールに対する選択ＷＣＶＤ法
によるｗｌの埋込みを行うようにしたものである。
（作 用）
選択ＷＣＶＤ法でＷ膜の堆積開始を遅らせる層としては
、例えばＴｔＮｌｌｌが挙げられる。このＴｉＮ膜とに
選択ＷＣＶＤ法でＷ膜を堆積させた場合は、第２図に示
すように、ＣＶＤ開始後、４５０℃で約２分、３５０℃
で約４分遅れてＷ膜の堆積が開始される。一方、下地が
単結晶シリコンやポリシリコンあるいは−Ｓｉｘのよう
な場合は、ＣＶＤ開始直後、すなわち、第２図の０分か
らＷ膜の堆積がスタートする。
、例えばＴｔＮｌｌｌが挙げられる。このＴｉＮ膜とに
選択ＷＣＶＤ法でＷ膜を堆積させた場合は、第２図に示
すように、ＣＶＤ開始後、４５０℃で約２分、３５０℃
で約４分遅れてＷ膜の堆積が開始される。一方、下地が
単結晶シリコンやポリシリコンあるいは−Ｓｉｘのよう
な場合は、ＣＶＤ開始直後、すなわち、第２図の０分か
らＷ膜の堆積がスタートする。
したがって、半導体基板上に深いコンタクトホールと浅
いコンタクトホールが共存する場合において、浅いコン
タクトホールの底面だけに例えばＴｉＮ膜を設けてＷＣ
ＶＤ法によるＷＷＩの埋込みを開始さセれば、深いコン
タクトホール側（通常底面は単結晶シリコンやポリシリ
コン）はＣＶＤ開始直後からＷ膜が堆積され、他方浅い
コンタクトホール側は数分遅れてＷ膜が堆積し始めるの
で、この浅いコンタクトホール側で遅れた分だけ深いコ
ンタクトホール側に厚くＷ膜を堆積させることができる
。したがって、深いコンタクトホールをＷ膜で充分に埋
込むことができる。一方、浅いコンタクトホール側でｗ
ｌの堆積開始が遅れても、こちら側は浅い故、こちら側
も充分にＷ膜で埋込むごとができる。
いコンタクトホールが共存する場合において、浅いコン
タクトホールの底面だけに例えばＴｉＮ膜を設けてＷＣ
ＶＤ法によるＷＷＩの埋込みを開始さセれば、深いコン
タクトホール側（通常底面は単結晶シリコンやポリシリ
コン）はＣＶＤ開始直後からＷ膜が堆積され、他方浅い
コンタクトホール側は数分遅れてＷ膜が堆積し始めるの
で、この浅いコンタクトホール側で遅れた分だけ深いコ
ンタクトホール側に厚くＷ膜を堆積させることができる
。したがって、深いコンタクトホールをＷ膜で充分に埋
込むことができる。一方、浅いコンタクトホール側でｗ
ｌの堆積開始が遅れても、こちら側は浅い故、こちら側
も充分にＷ膜で埋込むごとができる。
（実施例）
以下この発明の一実施例を第１図を参照して説明する。
まず第１図ｆａｌに示すように、Ｓｋｉ板２１に素子分
離のための厚い絶縁膜２２（例えばＳｉ０ｇ膜）と不純
物拡散層２３を形成した後、前記絶縁膜２２上に第１の
電極として電極２４を形成する。この電極２４は、基板
上の全面にポリシリコン膜をＣＶＤ法で２５００人厚に
堆積させた後、このポリシリコン膜に６Ｅ２０ｃｍ−’
程度のリン拡散を行い、その後フォトリソ・エツチング
によりポリシリコン膜をバターニングすることにより形
成される。
離のための厚い絶縁膜２２（例えばＳｉ０ｇ膜）と不純
物拡散層２３を形成した後、前記絶縁膜２２上に第１の
電極として電極２４を形成する。この電極２４は、基板
上の全面にポリシリコン膜をＣＶＤ法で２５００人厚に
堆積させた後、このポリシリコン膜に６Ｅ２０ｃｍ−’
程度のリン拡散を行い、その後フォトリソ・エツチング
によりポリシリコン膜をバターニングすることにより形
成される。
その後、この電極２４を覆って基Ｆｉ２１上の全面に同
第１図（ａｌに示すようにＣＶＤ１！を縁膜２５（例え
ばＢＰＳＧ膜）を５０００人堆積させる。
第１図（ａｌに示すようにＣＶＤ１！を縁膜２５（例え
ばＢＰＳＧ膜）を５０００人堆積させる。
その後、ＣＶＤ絶縁膜２５上に電極材料としての合金膜
２Ｇ（例えばＨ３ｉｘ膜）をスパッタ法により１０００
人堆積させる。さらにその上にＴｉＮ膜２７を反応性ス
パッタ法（全圧６〜７ ｍＴｏｒｒ＋ ＰＮｇ ／ Ｐ
Ａｒ−１／３）で７０００人堆積させる。その後、Ｔｉ
Ｎ膜２７と合金１Ｉｉ２６をフォトリソ・エツチングで
第１図（ｂｌに示すようにバターニングすることにより
、ＴｉＮｌＩ２７を上層にもつ２層構造の電極２８（第
２の電極）をＣＶＤ絶縁膜２５上に完成させる。
２Ｇ（例えばＨ３ｉｘ膜）をスパッタ法により１０００
人堆積させる。さらにその上にＴｉＮ膜２７を反応性ス
パッタ法（全圧６〜７ ｍＴｏｒｒ＋ ＰＮｇ ／ Ｐ
Ａｒ−１／３）で７０００人堆積させる。その後、Ｔｉ
Ｎ膜２７と合金１Ｉｉ２６をフォトリソ・エツチングで
第１図（ｂｌに示すようにバターニングすることにより
、ＴｉＮｌＩ２７を上層にもつ２層構造の電極２８（第
２の電極）をＣＶＤ絶縁膜２５上に完成させる。
その後、この電極２８を覆ってＣＶＤ絶縁膜２５上の全
面に第１図（Ｃ）に示すように第２のＣＶＤ絶縁膜２９
（例えばＢＰＳＧ膜）を５０００人堆積させる。その
後、この第２のＣＶＤ絶縁膜２９と前記ＣＶＤ絶縁膜２
５に、フォトリソ・エツチングによって、同第１図ｔｃ
＋に示すように不純物拡散１ｉ！２３および電極２８．
２４の各々に到達するようにコンタクトホール３０．３
１．３２を形成する。ここで、そのコンタクトホールは
、不純物拡散層２３および電極２４上においては深いコ
ンタクトホール３０．３２となり、電極２日上において
は浅いコンタクトホール３１となる。
面に第１図（Ｃ）に示すように第２のＣＶＤ絶縁膜２９
（例えばＢＰＳＧ膜）を５０００人堆積させる。その
後、この第２のＣＶＤ絶縁膜２９と前記ＣＶＤ絶縁膜２
５に、フォトリソ・エツチングによって、同第１図ｔｃ
＋に示すように不純物拡散１ｉ！２３および電極２８．
２４の各々に到達するようにコンタクトホール３０．３
１．３２を形成する。ここで、そのコンタクトホールは
、不純物拡散層２３および電極２４上においては深いコ
ンタクトホール３０．３２となり、電極２日上において
は浅いコンタクトホール３１となる。
しかる後、それらコンタクトホール３０．３１゜３２に
対して選択ＷＣＶＤ法でＷ膜の堆積を行い、第１図Ｔｄ
＋に示すようにコンタクトホール３０゜３１．３２をＷ
膜３３で埋込む、この時、選択ＷＣ’／Ｄは、ＷＦ、５
ｓｅｃ＋ｓ、 ５ｉｌｌｓ Ｓ ｓｃｃ論を原料ガス、
Ｈｚ５００ｓｅｃ閣、＾ｒ５０ｓｅｃｍをキャリアガス
として用し）て、圧力０．２τｏｒｒｔ温度２５０℃で
実施する。このような選択ＷＣＶＤ法でコンタクトホー
ル３０．３１゜３２に対してＷ膜３３の堆積を行うと、
深いコンタクトホール３０，３２においては底面が不純
物拡散層２３および電極２４によりシリコンであり、Ｃ
ＶＤ開始直後からＷ膜３３が堆積されるが、浅いコンタ
クトホール３１においては底面が電極２８の上層部によ
りＴｉＮであり、ＣＶＤ開始後、数分遅れてＷ膜３３の
堆積が開始される。したがって、所定時間Ｗ膜の堆積を
行うと、堆積開始時間の違いから、深いコンタクトホー
ル３０．３２においては厚くＷ膜３３が堆積し、深いコ
ンタクトホール３０．３２を充分に埋めることができ、
浅いコンタクトホール３１においてもその深さに対応す
るような薄いＷ膜３３が堆積し、充分に埋められるよう
になる。
対して選択ＷＣＶＤ法でＷ膜の堆積を行い、第１図Ｔｄ
＋に示すようにコンタクトホール３０゜３１．３２をＷ
膜３３で埋込む、この時、選択ＷＣ’／Ｄは、ＷＦ、５
ｓｅｃ＋ｓ、 ５ｉｌｌｓ Ｓ ｓｃｃ論を原料ガス、
Ｈｚ５００ｓｅｃ閣、＾ｒ５０ｓｅｃｍをキャリアガス
として用し）て、圧力０．２τｏｒｒｔ温度２５０℃で
実施する。このような選択ＷＣＶＤ法でコンタクトホー
ル３０．３１゜３２に対してＷ膜３３の堆積を行うと、
深いコンタクトホール３０，３２においては底面が不純
物拡散層２３および電極２４によりシリコンであり、Ｃ
ＶＤ開始直後からＷ膜３３が堆積されるが、浅いコンタ
クトホール３１においては底面が電極２８の上層部によ
りＴｉＮであり、ＣＶＤ開始後、数分遅れてＷ膜３３の
堆積が開始される。したがって、所定時間Ｗ膜の堆積を
行うと、堆積開始時間の違いから、深いコンタクトホー
ル３０．３２においては厚くＷ膜３３が堆積し、深いコ
ンタクトホール３０．３２を充分に埋めることができ、
浅いコンタクトホール３１においてもその深さに対応す
るような薄いＷ膜３３が堆積し、充分に埋められるよう
になる。
しかる後、その埋込み部を含む第２０ＣＶＤ絶縁膜２９
上の全面に第１図（ｅｌに示すようにＡＩ合金１！３４
（例えば＾ｌ−３ｔ−Ｃｕ膜）をスパッタ法で７０００
人堆積させる。その後、そのＡ１合金膜３４をフォトリ
ソ・エツチングによって配置パターンにバターニングす
ることにより、前記埋込みＷ膜３３を通１して不純物拡
散１！１２３あるいは電極２８゜２４の各々に接続され
る配線を形成する。
上の全面に第１図（ｅｌに示すようにＡＩ合金１！３４
（例えば＾ｌ−３ｔ−Ｃｕ膜）をスパッタ法で７０００
人堆積させる。その後、そのＡ１合金膜３４をフォトリ
ソ・エツチングによって配置パターンにバターニングす
ることにより、前記埋込みＷ膜３３を通１して不純物拡
散１！１２３あるいは電極２８゜２４の各々に接続され
る配線を形成する。
（発明の効果）
以上詳細に説明したように、この発明の製造方法によれ
ば、浅いコンタクトホール側でのＷ膜の堆積開始を遅ら
せて、その遅れた分だけ深いコンタクトホール側で厚＜
Ｗ＊が堆積させるようにすることにより、浅いコンタク
トホールとともに深いコンタクトホールを選択ＷＣＶＤ
法によるｗｌで充分に埋込むことができる。したがって
、その上にメタル配線をカバレージよく形成することが
でき、高信頼性の配線、ひいては高信頼性の半導体装置
を製造させることができる。
ば、浅いコンタクトホール側でのＷ膜の堆積開始を遅ら
せて、その遅れた分だけ深いコンタクトホール側で厚＜
Ｗ＊が堆積させるようにすることにより、浅いコンタク
トホールとともに深いコンタクトホールを選択ＷＣＶＤ
法によるｗｌで充分に埋込むことができる。したがって
、その上にメタル配線をカバレージよく形成することが
でき、高信頼性の配線、ひいては高信頼性の半導体装置
を製造させることができる。
第１図はこの発明の半導体装置の製造方法の−実施例を
示す工程断面図、第２図はＴｉＮ上での選択ＷＣＶＤ法
によるＷ膜の堆積具合を示す特性図、第３図は従来の配
線形成方法を説明するための断面図、第４図は従来の選
択ＷＣＶＤ埋込み法による配線形成方法を説明するため
の断面図である。 ２１・・・Ｓｉ基板、２３・・・不純物拡散層、２４・
・・電極、２５・・・ＣＶＤ絶縁膜、２６・・・合金膜
、２７・・・ＴｉＮ膜、２８・・・電極、２９・・・第
２のＣＶＤ絶縁膜、３０．３１．３２・・・コンタクト
ホール、３３・・・Ｗ膜、３４・・・＾１合金膜。 本発明の一実施例 第１図 本発明の一実施例 第を図 ＴｉＮ上の選択ＷＣＶＤ法 第２図
示す工程断面図、第２図はＴｉＮ上での選択ＷＣＶＤ法
によるＷ膜の堆積具合を示す特性図、第３図は従来の配
線形成方法を説明するための断面図、第４図は従来の選
択ＷＣＶＤ埋込み法による配線形成方法を説明するため
の断面図である。 ２１・・・Ｓｉ基板、２３・・・不純物拡散層、２４・
・・電極、２５・・・ＣＶＤ絶縁膜、２６・・・合金膜
、２７・・・ＴｉＮ膜、２８・・・電極、２９・・・第
２のＣＶＤ絶縁膜、３０．３１．３２・・・コンタクト
ホール、３３・・・Ｗ膜、３４・・・＾１合金膜。 本発明の一実施例 第１図 本発明の一実施例 第を図 ＴｉＮ上の選択ＷＣＶＤ法 第２図
Claims (1)
- 【特許請求の範囲】 半導体基板上に絶縁膜を形成し、この絶縁膜に浅いコ
ンタクトホールと深いコンタクトホールを形成し、これ
らコンタクトホールを選択ＷＣＶＤ法によるＷ膜で埋込
み、そのＷ膜に接続して配線を形成するようにした半導
体装置の製造方法において、 選択ＷＣＶＤ法によるＷ膜の堆積開始を深いコンタクト
ホール側より遅らせるような層を浅いコンタクトホール
の底面に形成し、その上で両コンタクトホールに対する
選択ＷＣＶＤ法によるＷ膜の埋込みを行うようにしたこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27490989A JP2968005B2 (ja) | 1989-10-24 | 1989-10-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27490989A JP2968005B2 (ja) | 1989-10-24 | 1989-10-24 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03138932A true JPH03138932A (ja) | 1991-06-13 |
| JP2968005B2 JP2968005B2 (ja) | 1999-10-25 |
Family
ID=17548224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27490989A Expired - Fee Related JP2968005B2 (ja) | 1989-10-24 | 1989-10-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2968005B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250588A (ja) * | 1995-03-06 | 1996-09-27 | Lg Semicon Co Ltd | 半導体装置の製造方法 |
| DE4310955C2 (de) * | 1992-04-16 | 2002-10-17 | Micron Technology Inc | Verfahren zum Bearbeiten eines Halbleiterwafers |
-
1989
- 1989-10-24 JP JP27490989A patent/JP2968005B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4310955C2 (de) * | 1992-04-16 | 2002-10-17 | Micron Technology Inc | Verfahren zum Bearbeiten eines Halbleiterwafers |
| JPH08250588A (ja) * | 1995-03-06 | 1996-09-27 | Lg Semicon Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2968005B2 (ja) | 1999-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866009A (en) | Multilayer wiring technique for a semiconductor device | |
| JP2800788B2 (ja) | 半導体装置の製造方法 | |
| JP2768304B2 (ja) | 半導体装置の製造方法 | |
| JPH03138932A (ja) | 半導体装置の製造方法 | |
| JP2621287B2 (ja) | 多層配線層の形成方法 | |
| JP2985218B2 (ja) | 半導体装置及びその製造方法 | |
| KR100499401B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JP2729769B2 (ja) | 半導体装置の製造方法 | |
| JPH05152449A (ja) | 半導体装置の製造方法 | |
| KR930001896B1 (ko) | 반도체 장치의 금속배선구조 및 그 형성방법 | |
| JPS62296444A (ja) | 半導体装置及びその製造方法 | |
| JPH0471231A (ja) | 半導体素子の製造方法 | |
| KR0144021B1 (ko) | 텅스텐 접합층을 이용한 콘택홀 매립 방법 | |
| JP2911171B2 (ja) | 半導体素子のコンタクトプラグの形成方法 | |
| KR0172770B1 (ko) | 실리사이드를 포함하는 장벽금속층 형성방법 | |
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPS6292448A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07183250A (ja) | コンタクト形成方法 | |
| JPH0562929A (ja) | 半導体装置の製造方法 | |
| JPH03256330A (ja) | 半導体装置の製造方法 | |
| JPH10335453A (ja) | 半導体装置の製造方法 | |
| KR960035803A (ko) | 반도체 소자의 제조방법 | |
| JPH03112151A (ja) | 能動層積層素子 | |
| JPH01217910A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |