JPH0313736B2 - - Google Patents

Info

Publication number
JPH0313736B2
JPH0313736B2 JP13120080A JP13120080A JPH0313736B2 JP H0313736 B2 JPH0313736 B2 JP H0313736B2 JP 13120080 A JP13120080 A JP 13120080A JP 13120080 A JP13120080 A JP 13120080A JP H0313736 B2 JPH0313736 B2 JP H0313736B2
Authority
JP
Japan
Prior art keywords
substrate
growth
gan
notch
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13120080A
Other languages
English (en)
Other versions
JPS5756922A (en
Inventor
Kyoshi Yoneda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13120080A priority Critical patent/JPS5756922A/ja
Publication of JPS5756922A publication Critical patent/JPS5756922A/ja
Publication of JPH0313736B2 publication Critical patent/JPH0313736B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 本発明は基板上に該基板と異なる熱膨張係数を
有するエピタキシヤル層を結晶成長させる成長方
法に関する。
第１図は通常のエピタキシヤル成長構造を示
し、１は基板、２は該基板１上にエピタキシヤル
成長させた成長層であり、該成長層２が基板１と
異なる膨張係数を有する場合、無秩序なクラツク
３が発生する。
上記クラツク３につき更に詳しく説明すると、
例えば成長層２の熱膨張係数が基板１より大きい
場合、基板１と成長層２とを同時に徐冷すると基
板１以上に成長層２が収縮しようとする。つまり
第２図に示す如く成長層２には収縮しようとする
圧縮力P1が、基板１には該圧縮P1の反作用とし
て引張力P2が働き、成長層２及び基板１は図の
如く湾曲するようになる。しかし成長層２及び基
板１は共に単結晶であるため湾曲作用に対して復
元しようとする内部応力が生じ、該内部応力を緩
和しようとして成長層２内にクラツク３が発生す
る。尚第２図中第１図と同一箇所には同一符号を
付した。
上記内部応力は物理学的に明らかなように成長
温度と室温との温度差Ｔ、基板１の結晶成長面の
広さＷに依存する。従つてクラツク３の発生を抑
止しようとすれば基板１の広さＷを小さくするか
もしくは温度差Ｔを小さくするかであるが、基板
１の広さＷを小さくすれば生産性が低下し、また
温度差Ｔは成長層２の成長条件により決まるもの
であり変化させることは困難である。
上記クラツク３は例えば発光ダイオードの発光
領域に発生すると上記ダイオードの発光特性を低
下させてしまう。従つて、クラツク３の発生率が
高くなれば素子としての歩留りが低下することと
なる。
本発明は上記の点に鑑みてなされたもので、基
板上に該基板と異なる熱膨張係数を有するエピタ
キシヤル結晶層を成長させる際にクラツクの発生
を防ぎ、生産性も高い半導体素子の製造方法を提
供せんとするものである。
以下の実施例では現在青色発光ダイオード材料
として有望視されているGaN（窒化ガリウム）の
気相エピタキシヤル成長方法に本発明を適用し本
発明を詳述する。
第３図は本発明の一実施例を示し、５は結晶成
長面６として（0001）Ｃ面を使用するサフアイヤ
（Al2O3）基板、７は該基板５の結晶成長面６に
予め最終的なチツプサイズに合わせてレーザ加工
技術等により刻切されたノツチである。８は上記
サフアイヤ基板５の結晶成長面６上に成長した
GaN成長層であり、該成長層８は例えば第４図
に示す気相成長装置においてGaCl−NH3系反応
を利用して得られる。
第４図中９は一側面に第１及び第２のガス導入
口１０，１１を設け、上記側面と対向する面にガ
ス排出口１２を有した石英管、１３は該石英管９
の周囲に配設され、上記石英管９内を加熱制御す
る第１ヒータ、１４は上記第１のガス導入口１０
に取付けられ、ガスを石英管９に導入する第１の
ガス導入管、１５は上記第２のガス導入口１１に
取付けられ、途中にガリウム溜１６を有する第２
のガス導入管、１７は該第２のガス導入管１５を
加熱制御するために上記ガリウム溜１６を中心に
第２のガス導入管１５を取巻くように配設された
第２ヒータ、１８は上記ガス排出口１２に取付け
られ、石英管９中のガスを排出するガス排出管、
１９は石英管９内に設けられた基板載置台であ
る。
上記装置を用いてGaNを気相成長させる場合、
まずガリウム溜１６にGa（ガリウム）を載置し、
基板載置台１９に結晶成長面として（0001）Ｃ面
が表になるようにサフアイヤ基板５を載置する。
ここで（0001）Ｃ面を成長面としたのは該面がサ
フアイヤ基板中で最もGaNの単結晶成長に適し
ているためである。
次いで第１及び第２ヒータ１３，１７を制御し
て石英管９内の基板５の温度をGaNの成長温度
である900〜1100℃に、第２のガス導入管１５内
のGaの温度をGaが溶融する700〜900℃に夫々保
持する。
上記第２のガス導入管１５に矢印Ａ方向にN2
（窒素）ガスをキヤリアガスとしてHCl（塩酸）ガ
スを送出すると上記第２のガス導入管１５内のガ
リウム溜１６付近において Ga＋HCl→GaCl＋1/2H2 という化学反応が起りGaCl（塩化ガリウム）が生
成される。該GaClは石英管９内において第１の
ガス導入管１４を通して矢印Ｂ方向に石英管９内
に送出されたN2ガスをキヤリアガスとするNH3
（アンモリア）ガスと GaCl＋NH3→GaN＋HCl＋H2 の化学反応を起こしGaNを生成する。該GaNは
サフアイヤ基板５が900〜1100℃のGaN成長温度
範囲に保持されているため上記基板５上にエピタ
キシヤル成長する。尚GaN成長後、石英管９内
のガスはガス排出口１２より排出される。
上記エピタキシヤル成長は結晶成長面６として
サフアイヤ基板５の（0001）Ｃ面を用いているた
めノツチ７部以外の平担な成長面では上記成長面
６に対して垂直方向にGaNの単結晶が成長する。
しかし上記基板５に施されたノツチ７部は第３図
からも明らかなように結晶成長面がＶ字型のよう
に一線で交差する２面よりなり、従つて該２面の
各々においてGaNの単結晶が各々の面に対して
垂直に成長したとしても、上記２面の一方の面か
ら成長したGaN単結晶は他面から成長したGaN
単結晶とある時点で衝突し、それ以後成長する結
晶は多結晶となる。つまり、サフアイヤ基板５に
施されたノツチ７上方には該ノツチ７面に関係な
くGaN多結晶が成長する。
上記多結晶２０は結晶粒と結晶粒との間に空間
を有する周知の構造を有し、従つて本実施例では
熱膨張係数の差により生じる内部応力も多結晶２
０部で吸収されてしまうのでクラツクは生じな
い。また、上記多結晶２０は素子としてGaNを
使用する場合は欠陥部分となるが、予め最終的な
チツプサイズに合わせて施されたノツチ７上方に
成長しているため最終的にノツチ７に沿つてスク
ライブされた時点では上記多結晶２０はGaN発
光ダイオードの発光特性には影響を全く与えな
い。
尚本実施例ではGaNの気相エピタキシヤル成
長法について詳述したが、サフアイヤ基板上に該
基板と熱膨張係数が異なるSi（シリコン）単結晶
を成長させる場合に本発明を適用しても同様な効
果が得られる。
以上の説明から明らかなように本発明によれば
基板上に該基板と異なる熱膨張係数を有した単結
晶を成長させてもクラツクの発生がなく、歩留り
も高く、かつ生産性も向上する。
【図面の簡単な説明】
第１図及び第２図は従来のエピタキシヤル成長
層の断面図、第３図は本発明によるエピタキシヤ
ル成長層の断面図、第４図は典型的な気相成長装
置の断面図である。 ５…基板、７…ノツチ。

Claims (1)

    【特許請求の範囲】
  1. １ 基板上に該基板と膨脹係数が異なるエピタキ
    シヤル層を結晶成長させた後、斯る基板を所定の
    分割線に沿つて分割し、半導体素子を得る方法に
    おいて、上記エピタキシヤル層の結晶成長前に、
    上記基板の成長面に予め上記分割線に対応するノ
    ツチを設け、上記エピタキシヤル層の結晶成長の
    際に、該ノツチの上に多結晶を成長させると共
    に、上記ノツチの設けられていない上記基板上に
    単結晶を成長させた後、斯る基板を上記分割線に
    沿つて分割することを特徴とする半導体素子の製
    造方法。
JP13120080A 1980-09-19 1980-09-19 Epitaxially growing method Granted JPS5756922A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13120080A JPS5756922A (en) 1980-09-19 1980-09-19 Epitaxially growing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13120080A JPS5756922A (en) 1980-09-19 1980-09-19 Epitaxially growing method

Publications (2)

Publication Number Publication Date
JPS5756922A JPS5756922A (en) 1982-04-05
JPH0313736B2 true JPH0313736B2 (ja) 1991-02-25

Family

ID=15052370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13120080A Granted JPS5756922A (en) 1980-09-19 1980-09-19 Epitaxially growing method

Country Status (1)

Country Link
JP (1) JPS5756922A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428808A (en) * 1987-07-23 1989-01-31 Matsushita Electric Ind Co Ltd Method for growing epitaxial thin film crystal
JP2007049180A (ja) * 2006-10-02 2007-02-22 Fuji Electric Holdings Co Ltd Ｉｉｉ族窒化物半導体の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50110788A (ja) * 1974-02-08 1975-09-01
JPS52103964A (en) * 1976-02-26 1977-08-31 Nec Corp Manufacture for semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50110788A (ja) * 1974-02-08 1975-09-01
JPS52103964A (en) * 1976-02-26 1977-08-31 Nec Corp Manufacture for semiconductor device

Also Published As

Publication number Publication date
JPS5756922A (en) 1982-04-05

Similar Documents

Publication Publication Date Title
CA2311132C (en) Gan single crystalline substrate and method of producing the same
JP3164016B2 (ja) 発光素子および発光素子用ウエハの製造方法
JPH1131864A (ja) 低転位窒化ガリウムの結晶成長方法
JPH10163114A (ja) 半導体装置およびその製造方法
JPH03133182A (ja) 半導体基板及びその製造方法
JP2003113000A (ja) 半導体エピタキシャルウェハ及びその製造方法
US3984263A (en) Method of producing defectless epitaxial layer of gallium
KR20010029199A (ko) 질화물 단결정 기판 제조 장치 및 방법
JPH07273048A (ja) 化合物半導体単結晶の製造方法、該化合物半導体の単結晶および単結晶基板の製造方法
US20040107891A1 (en) Method for producing group III nitride compound semiconductor substrate
JP3094965B2 (ja) 窒化ガリウム厚膜の結晶成長方法
KR100450781B1 (ko) Gan단결정제조방법
EP0951077A2 (en) Method for growing nitride compound semiconductor
JP2003218031A (ja) 半導体ウェーハの製造方法
JPH0313736B2 (ja)
KR100506739B1 (ko) 알루미늄(Ａｌ)을 함유한 질화물 반도체 결정 성장방법
US7112243B2 (en) Method for producing Group III nitride compound semiconductor
JPH09306848A (ja) 半導体結晶性膜の成長方法
JP4728460B2 (ja) 窒化ガリウム系化合物半導体単結晶の製造方法
JP2003224072A (ja) 半導体構造物およびその製造方法
JPH10284425A (ja) 半導体装置の製法
JP2000004045A (ja) 窒化ガリウム系化合物半導体単結晶の成長方法
KR19990053015A (ko) 질화갈륨 후막 제조방법
JP2000012901A (ja) 窒化ガリウム系化合物半導体単結晶の製造方法
JPS636139B2 (ja)