JPH0312995A - 多層ハイブリット回路及びその製造方法 - Google Patents
多層ハイブリット回路及びその製造方法Info
- Publication number
- JPH0312995A JPH0312995A JP14888089A JP14888089A JPH0312995A JP H0312995 A JPH0312995 A JP H0312995A JP 14888089 A JP14888089 A JP 14888089A JP 14888089 A JP14888089 A JP 14888089A JP H0312995 A JPH0312995 A JP H0312995A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- ceramic substrate
- holes
- circuit pattern
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000919 ceramic Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000004544 sputter deposition Methods 0.000 claims abstract description 16
- 230000002093 peripheral effect Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 6
- 238000007747 plating Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005245 sintering Methods 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 241000254032 Acrididae Species 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、L、R,C等の所望な回路パターンを一体化
する多層ハイブリット回路及びその製造方法に関するも
のである。
する多層ハイブリット回路及びその製造方法に関するも
のである。
従来の技術
従来、この種の多層ハイブリット回路を製造するのにあ
たってはセラミックグリーンシートのシート面に所定の
端縁位置まで取出し端を連続させて電極パターンを形成
すると共に、その電極パターンのパターン面にり、C,
R等の所望な回路素子を印刷形成し、この回路パターン
とセラミックグリーンシートとを交互に加圧焼結するこ
とによりセラミック基体を一体成形し、更に、そのセラ
ミック基体の側面に表出する各所望な回路パターンの取
出し端と接続する端部電極をセラミック基体の側面全面
にメツキ皮膜等の湿式法による導電膜で被着成形するこ
とが通常行なわれている。
たってはセラミックグリーンシートのシート面に所定の
端縁位置まで取出し端を連続させて電極パターンを形成
すると共に、その電極パターンのパターン面にり、C,
R等の所望な回路素子を印刷形成し、この回路パターン
とセラミックグリーンシートとを交互に加圧焼結するこ
とによりセラミック基体を一体成形し、更に、そのセラ
ミック基体の側面に表出する各所望な回路パターンの取
出し端と接続する端部電極をセラミック基体の側面全面
にメツキ皮膜等の湿式法による導電膜で被着成形するこ
とが通常行なわれている。
発明が解決しようとする課題
然し、この多層ハイブリット回路では端部電極を各セラ
ミック層の回路パターンと接続する必要上からセラミッ
ク基体の側面全長に亘りて設けなければならず、しかも
セラミックグリーンシートの積層枚数を増すとそれだけ
端部電極も犬ぎく形成しなければならないから小型なも
のに形成するには制約がある。また、その端部電極はメ
ツキ皮膜等の湿式法による導電膜で形成するから皮膜の
付着強度か弱くて回路パターンとの接合強度に劣ること
を免れ得ない。
ミック層の回路パターンと接続する必要上からセラミッ
ク基体の側面全長に亘りて設けなければならず、しかも
セラミックグリーンシートの積層枚数を増すとそれだけ
端部電極も犬ぎく形成しなければならないから小型なも
のに形成するには制約がある。また、その端部電極はメ
ツキ皮膜等の湿式法による導電膜で形成するから皮膜の
付着強度か弱くて回路パターンとの接合強度に劣ること
を免れ得ない。
なお、従来、積層セラミックコンデンサを構成する場合
でセラミック層と内部電極とを交互に積層させて加圧焼
結したセラミック基体にスルーホルを設け、そのスルー
ポールの内面にメツキ導電性ペーストの焼付は或いは真
空蒸着等で導電膜を設けてスルーホールの内面に表出す
る所望な内部電極と接続させ、更に、この導電膜が設け
られたスルーホールの径内にリード線を嵌装させて取出
し端子を設けることが知られている(実開昭57−12
1128号)。然し、それではメツキや導電性ペースト
の焼付は等で導電膜を形成するから接合強度に欠け、こ
れと共に真空蒸着で導電膜を形成するときにはスルーホ
ールの内面のみに蒸着するのが困難である。また、取出
し端子をリード線で形成するところから多層ハイブリッ
ト回路を構成するものとして適用するには好ましくない
。
でセラミック層と内部電極とを交互に積層させて加圧焼
結したセラミック基体にスルーホルを設け、そのスルー
ポールの内面にメツキ導電性ペーストの焼付は或いは真
空蒸着等で導電膜を設けてスルーホールの内面に表出す
る所望な内部電極と接続させ、更に、この導電膜が設け
られたスルーホールの径内にリード線を嵌装させて取出
し端子を設けることが知られている(実開昭57−12
1128号)。然し、それではメツキや導電性ペースト
の焼付は等で導電膜を形成するから接合強度に欠け、こ
れと共に真空蒸着で導電膜を形成するときにはスルーホ
ールの内面のみに蒸着するのが困難である。また、取出
し端子をリード線で形成するところから多層ハイブリッ
ト回路を構成するものとして適用するには好ましくない
。
芸において、本発明は端部電極を小さく形成てきしかも
その端部電極と各回路パターンとを確実に接続可能な多
層ハイブリット回路及びその製造方法を提供することを
目的とする。
その端部電極と各回路パターンとを確実に接続可能な多
層ハイブリット回路及びその製造方法を提供することを
目的とする。
課題を解決するための手段
本発明に係る多層ハイブリット回路においては、セラミ
ックグリーンシートのシート面に形成した回路パターン
と当該セラミックグリーンシートとを一体に加圧焼結し
たセラミック基体に所望な各回路パターンのパターン面
を貫通するスルホールを複数個備え、その各スルーホー
ルの縁周面を含む内面に設けたスパッタ皮膜でセラミッ
ク基体内の所望な回路パターン相互を接続すると共に、
このスパッタ皮膜とセラミック基体の外表面に位置する
回路パターンとをスルーホールの縁周面で接続し、更に
、そのセラミック基体の外表面に位置する回路パターン
とを接続する端部電極をセラミック基体の下部寄り側面
に設けることにより構成されている。また、この多層ハ
イブリット回路を製造するのにあたっては各セラミック
グリンシートの所定なシート面に透孔を設け、その透孔
の縁周面を含めて回路パターンを各セラミックグリーン
シートのシート面に形成し、これら回路パターンか縁周
面に設けられた透孔を整合位置させて所定の回路パター
ンと各セラミックグリンシートとを交互に積層させ、そ
の各整合位置する透孔のスルーポールにターゲット棒を
挿通させてスルーホールの縁周面を含む内面に所望な回
路パターンを相互に接続する導電膜をスパッタリングで
形成すると共に、この導電膜と外表面に位置する回路パ
ターンとをスルーホールの縁周面で接続し、その外表面
に位置する回路パターンと接続する端部電極を各セラミ
ックグリーンシートの加圧焼結されたセラミック基体の
下部寄り側面に設けることか行なわれている。
ックグリーンシートのシート面に形成した回路パターン
と当該セラミックグリーンシートとを一体に加圧焼結し
たセラミック基体に所望な各回路パターンのパターン面
を貫通するスルホールを複数個備え、その各スルーホー
ルの縁周面を含む内面に設けたスパッタ皮膜でセラミッ
ク基体内の所望な回路パターン相互を接続すると共に、
このスパッタ皮膜とセラミック基体の外表面に位置する
回路パターンとをスルーホールの縁周面で接続し、更に
、そのセラミック基体の外表面に位置する回路パターン
とを接続する端部電極をセラミック基体の下部寄り側面
に設けることにより構成されている。また、この多層ハ
イブリット回路を製造するのにあたっては各セラミック
グリンシートの所定なシート面に透孔を設け、その透孔
の縁周面を含めて回路パターンを各セラミックグリーン
シートのシート面に形成し、これら回路パターンか縁周
面に設けられた透孔を整合位置させて所定の回路パター
ンと各セラミックグリンシートとを交互に積層させ、そ
の各整合位置する透孔のスルーポールにターゲット棒を
挿通させてスルーホールの縁周面を含む内面に所望な回
路パターンを相互に接続する導電膜をスパッタリングで
形成すると共に、この導電膜と外表面に位置する回路パ
ターンとをスルーホールの縁周面で接続し、その外表面
に位置する回路パターンと接続する端部電極を各セラミ
ックグリーンシートの加圧焼結されたセラミック基体の
下部寄り側面に設けることか行なわれている。
作 用
この多層ハイブリット回路ではセラミック基体に備える
スルーポールの各内面に付着乃至は接合強度の高いスパ
ッタリング皮膜を設りてスルーポルの内面に表出する所
望な回路パターン相互を接続するから各回路パターンと
スパッタ皮膜を確実に接合できしかもパターン相互をス
パッタ皮膜で確実に接続できると共に、そのスパッタ皮
膜とセラミック基体の外表面に位置する回路パターンを
介して端部電極とを接続するから、この端部電極をセラ
ミック基体の下部寄り側面に小さく形成することができ
るようになる。また、その多層ハイブリット回路はスル
ーホールの径内にターゲット棒を挿入することにより径
内に表出する各所望な回路パターンを接続する導電膜を
スパッタリングで形成するから、この導電膜をスルーポ
ールの内面のみに極めて強固に接合させて形成できるよ
うになる。
スルーポールの各内面に付着乃至は接合強度の高いスパ
ッタリング皮膜を設りてスルーポルの内面に表出する所
望な回路パターン相互を接続するから各回路パターンと
スパッタ皮膜を確実に接合できしかもパターン相互をス
パッタ皮膜で確実に接続できると共に、そのスパッタ皮
膜とセラミック基体の外表面に位置する回路パターンを
介して端部電極とを接続するから、この端部電極をセラ
ミック基体の下部寄り側面に小さく形成することができ
るようになる。また、その多層ハイブリット回路はスル
ーホールの径内にターゲット棒を挿入することにより径
内に表出する各所望な回路パターンを接続する導電膜を
スパッタリングで形成するから、この導電膜をスルーポ
ールの内面のみに極めて強固に接合させて形成できるよ
うになる。
実施例
以下、添付図面を参照して説明すれば、次の通りである
。
。
この多層ハイブリット回路は第1図で示すような高密度
集積回路ICを搭載するCRネッ1〜ワーク回路等とし
て構成できるものであり、そのセラミック基体1は各セ
ラミックグリーンシート10、 11 、 12. 1
3−77)シート面に:C,RまたはL等の所望な回路
素子を含む回路パターン20.21,22.23・・・
と共に印刷形成した後各セラミックグリーンシー)−1
0111213・・・と回路パターン20,21,22
.23・・・を交互に積層させて一体に加圧焼結するこ
とにより形成されている。
集積回路ICを搭載するCRネッ1〜ワーク回路等とし
て構成できるものであり、そのセラミック基体1は各セ
ラミックグリーンシート10、 11 、 12. 1
3−77)シート面に:C,RまたはL等の所望な回路
素子を含む回路パターン20.21,22.23・・・
と共に印刷形成した後各セラミックグリーンシー)−1
0111213・・・と回路パターン20,21,22
.23・・・を交互に積層させて一体に加圧焼結するこ
とにより形成されている。
この多層ハイブリット回路を製造するには、まず、磁性
材料、誘電材料等の適宜なセラミック材料を用いてセラ
ミックグリーンシート1o・・・を作製する。その際に
、第2図で示す如く各セラミックグリーンシート10・
・・には後述するスルーホールを形成するための透孔3
0 31 32 33・・・をシート面の所定位置に複
数個形成する。次に、この各グリーンシート10・・・
にはメタライズ印刷等でり、C9R等の回路素子を含む
所望な回路パターン20,21,22.23・・・を形
成する。その回路パターンを形成する際に第2図で示す
如くC回路を形成する場合を例示すると、相積層する各
セラミックグリーンシートに設番プられた別の透孔30
,31.30a、31aの縁周面に亘って内部電極C,
,C2を含む所定の回路パターンを夫々形成する。これ
ら回路パターンが別の透孔30,31.31a、31b
の縁周面に位置するから、その各セラミックグリーンシ
ート10.11,12.13・・・を積層するときは第
3図で示す如く各所望な回路パターン2o 2122.
23・・・が形成された透孔30,30a。
材料、誘電材料等の適宜なセラミック材料を用いてセラ
ミックグリーンシート1o・・・を作製する。その際に
、第2図で示す如く各セラミックグリーンシート10・
・・には後述するスルーホールを形成するための透孔3
0 31 32 33・・・をシート面の所定位置に複
数個形成する。次に、この各グリーンシート10・・・
にはメタライズ印刷等でり、C9R等の回路素子を含む
所望な回路パターン20,21,22.23・・・を形
成する。その回路パターンを形成する際に第2図で示す
如くC回路を形成する場合を例示すると、相積層する各
セラミックグリーンシートに設番プられた別の透孔30
,31.30a、31aの縁周面に亘って内部電極C,
,C2を含む所定の回路パターンを夫々形成する。これ
ら回路パターンが別の透孔30,31.31a、31b
の縁周面に位置するから、その各セラミックグリーンシ
ート10.11,12.13・・・を積層するときは第
3図で示す如く各所望な回路パターン2o 2122.
23・・・が形成された透孔30,30a。
30b、30c・・・を整合位置することにより、この
各透孔30,30a、30b、30cmで形成されるス
ルーホール4oの内面には所定の回路パターン20.2
3を部分的に表出させることができる。その各セラミッ
クグリーンシート1゜11.12.13・・・を積層さ
せてポットプレスで加圧圧締し、更に焼成炉で加熱処理
することによりスルーホール40の内面に所定の回路パ
ターンを表出させてセラミックグリーンシート1゜11
.12.13・・・を−株化したセラミック焼結体とし
て形成することかできる。
各透孔30,30a、30b、30cmで形成されるス
ルーホール4oの内面には所定の回路パターン20.2
3を部分的に表出させることができる。その各セラミッ
クグリーンシート1゜11.12.13・・・を積層さ
せてポットプレスで加圧圧締し、更に焼成炉で加熱処理
することによりスルーホール40の内面に所定の回路パ
ターンを表出させてセラミックグリーンシート1゜11
.12.13・・・を−株化したセラミック焼結体とし
て形成することかできる。
この焼結体をセラミック基体1とし、第4図で示す如き
スパッタ装置を用いてセラミック基体1のスルーホール
40,41,42.43にはスパッタリングで導電膜(
以下、「スパッタ皮膜」という。)を形成することがで
きる。
スパッタ装置を用いてセラミック基体1のスルーホール
40,41,42.43にはスパッタリングで導電膜(
以下、「スパッタ皮膜」という。)を形成することがで
きる。
そのスパッタ装置としてはアルゴン等のスパッタガスG
か内部に導入される真空チャンバ−100を備え、この
チャンバー100の内部にDCまたはRF電源に接続さ
れる加電部101を収容すると共に、その加電部101
から突出させてCuAg等のターゲット棒102,10
3.104105・・・を装備させ、また、加電部10
1に冷却水Wを循環供給するよう構成したものを用いる
ことができる。このスパッタ装置では、セラミック基体
1の各スルーホール40,41.4243にターゲット
棒102,103.104105を挿通させてチャンバ
ー100の内部にセラミック基体1を挿首することによ
りスパッタリングを行えばよい。
か内部に導入される真空チャンバ−100を備え、この
チャンバー100の内部にDCまたはRF電源に接続さ
れる加電部101を収容すると共に、その加電部101
から突出させてCuAg等のターゲット棒102,10
3.104105・・・を装備させ、また、加電部10
1に冷却水Wを循環供給するよう構成したものを用いる
ことができる。このスパッタ装置では、セラミック基体
1の各スルーホール40,41.4243にターゲット
棒102,103.104105を挿通させてチャンバ
ー100の内部にセラミック基体1を挿首することによ
りスパッタリングを行えばよい。
そのスパッタリングを行うと、第1図で示すようにスル
ーホール40.41・・・の縁周面を含む内面に導電性
のスパッタ皮膜50.51・・・が形成される。このス
パッタ皮膜40.41・・・はスルーホール50.51
・・・の径内に挿通ずるターゲット棒102.103,
104..405・・・て形成するから極めて強固な付
着強度を持って形成できるものであり、しかもスルーホ
ール40.41・・・の各内面に表出する回路パターン
20.22・・・、2123・・・と確実に接合させて
形成することかできる。また、そのスパッタ皮膜so、
st・・・はセラミック素体1の外表面に位置する回路
パターン24a、24b、25a、25bともスルーホ
ル40.41・・・の縁周面で接続することかできる。
ーホール40.41・・・の縁周面を含む内面に導電性
のスパッタ皮膜50.51・・・が形成される。このス
パッタ皮膜40.41・・・はスルーホール50.51
・・・の径内に挿通ずるターゲット棒102.103,
104..405・・・て形成するから極めて強固な付
着強度を持って形成できるものであり、しかもスルーホ
ール40.41・・・の各内面に表出する回路パターン
20.22・・・、2123・・・と確実に接合させて
形成することかできる。また、そのスパッタ皮膜so、
st・・・はセラミック素体1の外表面に位置する回路
パターン24a、24b、25a、25bともスルーホ
ル40.41・・・の縁周面で接続することかできる。
その上端面に位置する回路パターン24a24bと接続
させて、第1図で示すように高密度集積回路ICを装着
するときには下端面に形成するR回路等の回路パターン
25a、25bを介してセラミック素体1の側面に設け
る端部電極61 2 0.61と接続することかできる。この端部電極60.
61は、Cu、Ag等のスパッタ皮膜に重ねてNi、P
b−3n等のメツキ皮膜を被着することにより形成でき
る。また、その端部電極60.61はセラミック基体1
の内部に設けた回路パターン20,21,22.23・
・・と直接接続する必要がないため、プリント基板の導
電パターンと半田付は固定するのに足る程度にセラミッ
ク基体1の側面に小さく形成することができる。
させて、第1図で示すように高密度集積回路ICを装着
するときには下端面に形成するR回路等の回路パターン
25a、25bを介してセラミック素体1の側面に設け
る端部電極61 2 0.61と接続することかできる。この端部電極60.
61は、Cu、Ag等のスパッタ皮膜に重ねてNi、P
b−3n等のメツキ皮膜を被着することにより形成でき
る。また、その端部電極60.61はセラミック基体1
の内部に設けた回路パターン20,21,22.23・
・・と直接接続する必要がないため、プリント基板の導
電パターンと半田付は固定するのに足る程度にセラミッ
ク基体1の側面に小さく形成することができる。
なお、上述した実施例では積層したセラミックグリーン
シートの焼結後にスパッタ皮膜50゜51・・・を形成
したが、その焼結時の870〜890℃程度の高温に耐
えられる材質のスパッタ皮膜を形成ずれは、セラミック
グリーンシートの焼成前で各セラミックグリーンシート
を積層後にスパッタ皮膜を形成することができる。また
、端部電極60.61・・・は各セラミックグリーンシ
ート10.11,12.13・・・に形成する回路バタ
ン20 21.22.23・・・に応じて複数組設けら
れるようになる。
シートの焼結後にスパッタ皮膜50゜51・・・を形成
したが、その焼結時の870〜890℃程度の高温に耐
えられる材質のスパッタ皮膜を形成ずれは、セラミック
グリーンシートの焼成前で各セラミックグリーンシート
を積層後にスパッタ皮膜を形成することができる。また
、端部電極60.61・・・は各セラミックグリーンシ
ート10.11,12.13・・・に形成する回路バタ
ン20 21.22.23・・・に応じて複数組設けら
れるようになる。
このように構成する多層ハイブリット回路では各所定の
回路パターン20.22・・・、21.23− 24a
、24b、25a、25bを1妾糸売する導電膜をスパ
ッタ皮膜50.51で形成するから、強い接合強度を持
って各回路パターン、2021.22,23.24a、
24b、25a25bを確実に接続することがてきる。
回路パターン20.22・・・、21.23− 24a
、24b、25a、25bを1妾糸売する導電膜をスパ
ッタ皮膜50.51で形成するから、強い接合強度を持
って各回路パターン、2021.22,23.24a、
24b、25a25bを確実に接続することがてきる。
また、端部電極60.61・・・は各回路パターン20
21.22.23・・・、24a、24b、25a25
bと直接接続せず、セラミック基体1の外表面に位置す
る回路パターン25a、25bを介してセラミック基体
1の内部に位置する回路パターン20 21.22,2
3.24a、24b。
21.22.23・・・、24a、24b、25a25
bと直接接続せず、セラミック基体1の外表面に位置す
る回路パターン25a、25bを介してセラミック基体
1の内部に位置する回路パターン20 21.22,2
3.24a、24b。
25a、25bと接続されたスパッタ皮膜50゜51・
・・で接続するから、セラミック基体1の下部寄り側面
に小さく形成するようにできる。
・・で接続するから、セラミック基体1の下部寄り側面
に小さく形成するようにできる。
発明の効果
以」二の如く、本発明に係る多層ハイブリット回路及び
その製造方法に依れば、セラミック基体の内部、外表面
に位置する回路パターンをスルーホ−ルの内面に形成す
るスパッタ皮膜で確実に接続でき、しかもそのスパッタ
皮膜と接続する端部電極をセラミック基体の側面に小さ
く形成できることにより高信頼性の小型な電子部品とし
て構成することを可能にするものである。
その製造方法に依れば、セラミック基体の内部、外表面
に位置する回路パターンをスルーホ−ルの内面に形成す
るスパッタ皮膜で確実に接続でき、しかもそのスパッタ
皮膜と接続する端部電極をセラミック基体の側面に小さ
く形成できることにより高信頼性の小型な電子部品とし
て構成することを可能にするものである。
第1図は本発明に係る多層ハイブリット回路を模式的な
断面で示す説明図、第2図は同ハイブリット回路の形成
に用いられる回路パターンを設けたセラミックグリーン
シートの平面で示す説明図、第3図は積層されたグリー
ンシートの模式的な部分拡大断面で示す説明図、第4図
は本発明に係る方法で適用するスパッタ装置の内部構造
を示す説明図である。 1:セラミック基体、10,11,12.13・・・:
セラミックグリーンシート、20,21,22.23−
24a、24b、25a、25b:回路パターン、3
0 30a 30b、30cm:透孔、40.41・
・・ニスルーホール、5051・・・ニスバッタ皮膜、
60.61・・・:端部電極、 102,103 ターゲット棒。
断面で示す説明図、第2図は同ハイブリット回路の形成
に用いられる回路パターンを設けたセラミックグリーン
シートの平面で示す説明図、第3図は積層されたグリー
ンシートの模式的な部分拡大断面で示す説明図、第4図
は本発明に係る方法で適用するスパッタ装置の内部構造
を示す説明図である。 1:セラミック基体、10,11,12.13・・・:
セラミックグリーンシート、20,21,22.23−
24a、24b、25a、25b:回路パターン、3
0 30a 30b、30cm:透孔、40.41・
・・ニスルーホール、5051・・・ニスバッタ皮膜、
60.61・・・:端部電極、 102,103 ターゲット棒。
Claims (2)
- (1) セラミックグリーンシート(10、11、12
、13・・・)のシート面に形成した回路パターン(2
0、21、22、23・・・、24a、24b、25a
、25b)と当該セラミックグリーンシート(10、1
1、12、13・・・)とを一体に加圧焼結したセラミ
ック基体(1)に、所望な各回路パターン(20、22
、21、23・・・)のパターン面を貫通するスルーホ
ール(40、41・・・)を複数個備え、その各スルー
ホール(40、41・・・)の縁周面を含む内面に設け
たスパッタ皮膜(50、51・・・)でセラミック基体
(1)内の所望な回路パターン(20、22、21、2
3・・・)相互を接続すると共に、このスパッタ皮膜(
50、51・・・)とセラミック基体(1)の外表面に
位置する回路パターン(24a、24b)25a、25
b)とをスルーホール(40、41・・・)の縁周面で
接続し、更に、そのセラミック基体(1)の外表面に位
置する回路パターン(25a、25b)とを接続する端
部電極(60、61・・・)をセラミック基体(1)の
下部寄り側面に設けたことを特徴とする多層ハイブリッ
ト回路。 - (2) 各セラミックグリーンシート(10、11、1
2、13・・・)の所定なシート面に透孔(30、30
a、30b、30c・・・)を設け、その透孔(30、
30a、30b、30c・・・)の縁周面を含めて回路
パターン(20、21、22、23・・・、24a、2
4b、25a、25b)を各セラミックグリーンシート
(10、11、12、13・・・)のシート面に形成し
、これら回路パターン(20、21、22、23・・・
)が縁周面に設けられた透孔(30、30a、30b、
30c・・・)を整合位置させて所定の回路パターン(
20、22、21、23・・・、14a、14b、15
a、25b)と各セラミックグリーンシート(10、1
1、12、13・・・)とを交互に積層させ、その各整
合位置する透孔(30、30a、30b、30c・・・
)のスルーホール(40、41・・・)にターゲット棒
(102、103、104、105・・・)を挿通させ
てスルーホール(40、41・・・)の縁周面を含む内
面に所望な回路パターン(20、22、21、23・・
・)を相互に接続する導電膜(50、51・・・)をス
パッタリングで形成すると共に、この導電膜(50、5
1・・・)と外表面に位置する回路パターン(24a、
24b、25a、25b)とをスルーホール(40、4
1・・・)の縁周面で接続し、その外表面に位置する回
路パターン(25a、25b)と接続する端部電極(6
0、61・・・)を各セラミックグリーンシート(10
、11、12、13・・・)の加圧焼結されたセラミッ
ク基体(1)の下部寄り側面に設けたことを特徴とする
多層ハイブリット回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14888089A JPH0312995A (ja) | 1989-06-12 | 1989-06-12 | 多層ハイブリット回路及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14888089A JPH0312995A (ja) | 1989-06-12 | 1989-06-12 | 多層ハイブリット回路及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0312995A true JPH0312995A (ja) | 1991-01-21 |
Family
ID=15462786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14888089A Pending JPH0312995A (ja) | 1989-06-12 | 1989-06-12 | 多層ハイブリット回路及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0312995A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6361458B1 (en) | 1998-04-20 | 2002-03-26 | Borgwarner Inc. | Hydraulic tensioner with pressure relief valve |
JP2006180250A (ja) * | 2004-12-22 | 2006-07-06 | Hochiki Corp | 共聴システム及びそのための装置 |
-
1989
- 1989-06-12 JP JP14888089A patent/JPH0312995A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6361458B1 (en) | 1998-04-20 | 2002-03-26 | Borgwarner Inc. | Hydraulic tensioner with pressure relief valve |
JP2006180250A (ja) * | 2004-12-22 | 2006-07-06 | Hochiki Corp | 共聴システム及びそのための装置 |
JP4700337B2 (ja) * | 2004-12-22 | 2011-06-15 | ホーチキ株式会社 | 共聴システム及びそのための装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6630881B1 (en) | Method for producing multi-layered chip inductor | |
US4430690A (en) | Low inductance MLC capacitor with metal impregnation and solder bar contact | |
US6730183B2 (en) | Laminated ceramic electronic components and manufacturing method therefor | |
JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
JPH0312995A (ja) | 多層ハイブリット回路及びその製造方法 | |
JP2946261B2 (ja) | 積層電子部品の製造方法 | |
JP4412837B2 (ja) | 積層型電子部品およびその製法 | |
JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
JPS5917227A (ja) | 複合積層セラミツク部品の製造方法 | |
JPH0757935A (ja) | 積層チップインダクタ | |
JP2844373B2 (ja) | 積層lcチップ部品及びその製造方法 | |
JPH09312232A (ja) | 積層チップインダクタの製造方法 | |
JPH04215414A (ja) | 積層セラミック電子部品の製造方法 | |
JPH06120076A (ja) | 積層lcチップ部品とその製造方法 | |
JP2001126956A (ja) | 貫通型コンデンサ | |
JP4109348B2 (ja) | 電子部品とその製造方法 | |
JP2006041319A (ja) | 表面実装型多連コンデンサ及びその実装構造 | |
JP2588111Y2 (ja) | 積層複合電子部品 | |
JPH0582344A (ja) | Lcフイルター | |
JP2533603Y2 (ja) | Lc複合部品 | |
JP3365287B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP3001062U (ja) | 積層型回路部品 | |
JPH0427155Y2 (ja) | ||
JP3463689B1 (ja) | 積層型電子部品の製造方法 | |
JPH03192706A (ja) | 積層lcチップ部品の電極形成方法 |