JPH03127558A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH03127558A JPH03127558A JP1267014A JP26701489A JPH03127558A JP H03127558 A JPH03127558 A JP H03127558A JP 1267014 A JP1267014 A JP 1267014A JP 26701489 A JP26701489 A JP 26701489A JP H03127558 A JPH03127558 A JP H03127558A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- video signal
- signal processing
- analog video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 19
- 230000000979 retarding effect Effects 0.000 abstract 1
- 238000000926 separation method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用骨１１Ｆ〕
この発明は、アナログ映像信号をデジタル映像信号に変
換して所定の信号処理を行う映像信号処理装置に関する
ものである。
換して所定の信号処理を行う映像信号処理装置に関する
ものである。
第２図は従来の映像信号処理装置のＩＩ！！略的な！７
・を成を示すブロック図である。
・を成を示すブロック図である。
図において、入力端子１にはアナログ映（セ信号が人力
される。Ａ／Ｄ変換器（アナログ−デジタル変換器）２
は入力端子１に人力されたアナログ映像信号をデジタル
信号に変換する。このＡ ／ Ｄ変換’ＡＮ ２の次段
には信号処理手段３が接続されている。この信号処理手
段３はデジタル信号処理部４と、メモリ５とクロック発
生器６とで構成されている。デジタル信号処理部４は上
記Ａ／Ｄ変換器２によって変換されたデジタル映像信号
に対して、輝度信号／色信号分離処理、ノイズ低減処理
、倍速走査変換処理などの信号処理を施すための回路で
ある。またメモリ５はその信号処理のために」二記デジ
タル映１ｇ！信号を一時的に記憶しておく遅延回路とし
ての働きを灯し、クロック発生器６は４．１配信号処理
のためのクロック信号を光（卜する働きをＨする。
される。Ａ／Ｄ変換器（アナログ−デジタル変換器）２
は入力端子１に人力されたアナログ映像信号をデジタル
信号に変換する。このＡ ／ Ｄ変換’ＡＮ ２の次段
には信号処理手段３が接続されている。この信号処理手
段３はデジタル信号処理部４と、メモリ５とクロック発
生器６とで構成されている。デジタル信号処理部４は上
記Ａ／Ｄ変換器２によって変換されたデジタル映像信号
に対して、輝度信号／色信号分離処理、ノイズ低減処理
、倍速走査変換処理などの信号処理を施すための回路で
ある。またメモリ５はその信号処理のために」二記デジ
タル映１ｇ！信号を一時的に記憶しておく遅延回路とし
ての働きを灯し、クロック発生器６は４．１配信号処理
のためのクロック信号を光（卜する働きをＨする。
上記デジタル信号処理部４の次段には、Ｄ／Ａ変換ａｇ
（デジタル−アナログ変換器）７が接続されている。
（デジタル−アナログ変換器）７が接続されている。
このＤ／Ａ変換器７はデジタル信号処理部４で信号処理
されたデジタル映像信号をアナログ映像信号に変換する
回路であり、変換されたアナログ映像信号は出力端子８
から取り出される。
されたデジタル映像信号をアナログ映像信号に変換する
回路であり、変換されたアナログ映像信号は出力端子８
から取り出される。
動作において、入力端子１に人力されたアナログ映像信
号はＡ／Ｄ変換器２でデジタル映１５信号に変換され、
デジタル信号処理部４に送られる。
号はＡ／Ｄ変換器２でデジタル映１５信号に変換され、
デジタル信号処理部４に送られる。
デジタル信号処理部４ては、送られてくるデジモル映１
！信号に対して、前述したような輝度信号／色信号分離
処理、ノイズ低減処理、倍速走査変換処■（１１などの
信号処理を行う。この信号処理はクロック発生器６から
与えられるクロック信号に同期して行われる。この信号
処理では映像信号特仔の信号（１１関性を利用した処理
が行われることが多く、その場合にはメモリ５への一時
記憶によって、その映像信号が持つ固有の繰返し周期に
相当する遅延時間が発生される。
！信号に対して、前述したような輝度信号／色信号分離
処理、ノイズ低減処理、倍速走査変換処■（１１などの
信号処理を行う。この信号処理はクロック発生器６から
与えられるクロック信号に同期して行われる。この信号
処理では映像信号特仔の信号（１１関性を利用した処理
が行われることが多く、その場合にはメモリ５への一時
記憶によって、その映像信号が持つ固有の繰返し周期に
相当する遅延時間が発生される。
上記信号処理を施されたデジモル映像信号はＤ／Ａ変換
器７に送られ、ここでアナログ映像信号に戻されて出力
端子３から取り出される。
器７に送られ、ここでアナログ映像信号に戻されて出力
端子３から取り出される。
従来の映像信号処理装置は以上のようにｉ１’ｆｆ成さ
れているため、処理可能なアナログ映１ｇｌ信号の周波
数（１）域がＡ／Ｄ変換器２の変換速度によって制限さ
れてしまう。すなわち、サンプリングの原理により、処
理可能なアナログ映像信号の周波数はＡ／Ｄ変換器２の
変換速度の１／２以下に制限されることになる。
れているため、処理可能なアナログ映１ｇｌ信号の周波
数（１）域がＡ／Ｄ変換器２の変換速度によって制限さ
れてしまう。すなわち、サンプリングの原理により、処
理可能なアナログ映像信号の周波数はＡ／Ｄ変換器２の
変換速度の１／２以下に制限されることになる。
この場合、より広帯域のアナログ映像信号の信号処理を
可能にするためには、それだけＡ／Ｄ変換器２の変換速
度を高くする必要がある。ところか、信号処理手段３で
のデジタル信号処理において必要な遅延時間は、映像信
号に固有な繰返し周ｌυｊに対応する一定の値であるか
ら、上述したようにＡ／Ｄ変換′５２の変換速度を高く
すると信号部ｌＹｌ！手段３に送られる単位時間当りの
データ量がそれだけ増大して、同じ遅延時間を確保する
ために必要なメモリ５の容量が増大しコストアップを招
くという問題点があった。
可能にするためには、それだけＡ／Ｄ変換器２の変換速
度を高くする必要がある。ところか、信号処理手段３で
のデジタル信号処理において必要な遅延時間は、映像信
号に固有な繰返し周ｌυｊに対応する一定の値であるか
ら、上述したようにＡ／Ｄ変換′５２の変換速度を高く
すると信号部ｌＹｌ！手段３に送られる単位時間当りの
データ量がそれだけ増大して、同じ遅延時間を確保する
ために必要なメモリ５の容量が増大しコストアップを招
くという問題点があった。
すなわち、例えばＡ／Ｄ変換器２の変換速度を２倍にす
ると、信号処理手段３での信号遅延のために必要なメモ
リ５の容量は２倍となり、装置のｆｆｌ 模やコストが
それだけ増大することとなる。
ると、信号処理手段３での信号遅延のために必要なメモ
リ５の容量は２倍となり、装置のｆｆｌ 模やコストが
それだけ増大することとなる。
この発明は上記のような問題点を解消するためになされ
たもので、メモリ容量を増大させることなく、簡単な溝
底でより広帯域の映像信号の処理を行うことのできる映
像信号処理装置を得ることを目的とする。
たもので、メモリ容量を増大させることなく、簡単な溝
底でより広帯域の映像信号の処理を行うことのできる映
像信号処理装置を得ることを目的とする。
この発明に係る映像信号処理装置は、人力アナログ映像
信号のうち（ＩＴ；域周波数成分を通過させるローパス
フィルタと、入力アナログ映像信号のうち高域周波数成
分を通過させるハイパスフィルタと、ローパスフィルタ
から出力されるアナログ映像信号の低域周波数成分をデ
ジタル信号に粂換するＡ／Ｄ変換器と、信号遅延手段と
してのメモリを含み、Ａ／Ｄ変換器から出力されるデジ
タル信号に所定の信号処理を施す信号処理手段と、信号
処理手段から出力されるデジタル信号をアナログ信号に
変換するＤ／Ａ変換器と、ハイパスフィルタから出力さ
れるアナログ映像信号の高域周波数成分を、Ａ／Ｄ変換
器、信号処理手段およびＤ／Ａ変換器での信号遅延時間
に等しい時間たけ遅延させる遅延回路と、Ｄ／Ａ変換器
から出力されるアナログ信号と、遅延回路から出力され
る高域周波数成分とを加算する加算器とを備えて（１チ
１威されている。
信号のうち（ＩＴ；域周波数成分を通過させるローパス
フィルタと、入力アナログ映像信号のうち高域周波数成
分を通過させるハイパスフィルタと、ローパスフィルタ
から出力されるアナログ映像信号の低域周波数成分をデ
ジタル信号に粂換するＡ／Ｄ変換器と、信号遅延手段と
してのメモリを含み、Ａ／Ｄ変換器から出力されるデジ
タル信号に所定の信号処理を施す信号処理手段と、信号
処理手段から出力されるデジタル信号をアナログ信号に
変換するＤ／Ａ変換器と、ハイパスフィルタから出力さ
れるアナログ映像信号の高域周波数成分を、Ａ／Ｄ変換
器、信号処理手段およびＤ／Ａ変換器での信号遅延時間
に等しい時間たけ遅延させる遅延回路と、Ｄ／Ａ変換器
から出力されるアナログ信号と、遅延回路から出力され
る高域周波数成分とを加算する加算器とを備えて（１チ
１威されている。
この発明においては、人力アナログ映＋′ｊ！ｔ＝号の
うちハイパスフィルタを介して取り出された高域周波数
成分はＡ／Ｄ変換されることなく、遅延回路でＡ／Ｄ変
換器、信号処理手段およびＤ／Ａ変換器での遅延時間と
ましい時間だけ遅延される。
うちハイパスフィルタを介して取り出された高域周波数
成分はＡ／Ｄ変換されることなく、遅延回路でＡ／Ｄ変
換器、信号処理手段およびＤ／Ａ変換器での遅延時間と
ましい時間だけ遅延される。
一方、入力アナログ映像信号のうちローパスフィルタを
介して取り出された低域周波数成分はＡ／Ｄ変換器でデ
ジタル信号に変換された後、信号処理手段で所定の信号
処理を施され、Ｄ／Ａ、＆換米によって再びアナログ信
号に戻される。そして、遅延回路を経たアナログ映像信
号の高域周波数成分と、信号処理手段を経てＤ／Ａ変換
器より出力されるアナログ映像信号の低域周波数成分と
は加算器で加算され、全ての周波数成分を含むアナログ
映像信号に戻される。したがって、人力アナログ映像信
号の周波数帯域について制限を受けることなく、信号処
理手段での信号処理が有効な周波数の範囲でＡ／Ｄ変換
器の変換速度をできるだけ低くしつつ、人力アナログ映
像信号のデジタル処理を行うことが可能となる。
介して取り出された低域周波数成分はＡ／Ｄ変換器でデ
ジタル信号に変換された後、信号処理手段で所定の信号
処理を施され、Ｄ／Ａ、＆換米によって再びアナログ信
号に戻される。そして、遅延回路を経たアナログ映像信
号の高域周波数成分と、信号処理手段を経てＤ／Ａ変換
器より出力されるアナログ映像信号の低域周波数成分と
は加算器で加算され、全ての周波数成分を含むアナログ
映像信号に戻される。したがって、人力アナログ映像信
号の周波数帯域について制限を受けることなく、信号処
理手段での信号処理が有効な周波数の範囲でＡ／Ｄ変換
器の変換速度をできるだけ低くしつつ、人力アナログ映
像信号のデジタル処理を行うことが可能となる。
第１図は、この発四による映像信号処理装置の一吏施例
の概略的な（１５成を示すブロック図である。
の概略的な（１５成を示すブロック図である。
第１図において、１〜８は第２図に示す従来装置と同一
のものであるので説明は省略する。
のものであるので説明は省略する。
この実施例に係る映像信号処理装置では、人力Ｆａ 子
１ トＡ ／ Ｄ ｇ換器２との間にローパスフィルタ
９が介挿されている。このローパスフィルタ０は、入力
端子１に入力されるアナログ映ｆｅ：信号のうちｆｆ（
、域周波数成分のみを通過させて次段のＡ／Ｄ変換器２
に送るための回路であって、その通過・：；）域として
ここではＡ／Ｄ変換器２の変換速度の１７２以下に対応
する周波数が設定される。
１ トＡ ／ Ｄ ｇ換器２との間にローパスフィルタ
９が介挿されている。このローパスフィルタ０は、入力
端子１に入力されるアナログ映ｆｅ：信号のうちｆｆ（
、域周波数成分のみを通過させて次段のＡ／Ｄ変換器２
に送るための回路であって、その通過・：；）域として
ここではＡ／Ｄ変換器２の変換速度の１７２以下に対応
する周波数が設定される。
これとは別に、入力端子１にはハイパスフィルタ１０が
接続さＰ５、このハイパスフィルタｔ Ｏの次段に遅延
回路１１が接続されている。ハイパスフィルタ１０は、
入力端子１に人力されるアナログ映像信号のうち高域周
波数成分のみを通過させて次段の遅延回路１１に送るた
めの回路であって、その通過帯域としてここではＡ／Ｄ
変換２：ζ２の置換速度の１／２以上に対応する周波数
か１Ｓ′、ｉ一定される。遅延回路１１は、ハイパスフ
ィルタ１０から出力されるアナログ映像信号の高域周波
数成分を、Ａ／Ｄ変換器２．信号処理手段３およびＤ／
Ａ変換器７における遅延１１１間と等しい時間だけ遅延
さげるための回路である。
接続さＰ５、このハイパスフィルタｔ Ｏの次段に遅延
回路１１が接続されている。ハイパスフィルタ１０は、
入力端子１に人力されるアナログ映像信号のうち高域周
波数成分のみを通過させて次段の遅延回路１１に送るた
めの回路であって、その通過帯域としてここではＡ／Ｄ
変換２：ζ２の置換速度の１／２以上に対応する周波数
か１Ｓ′、ｉ一定される。遅延回路１１は、ハイパスフ
ィルタ１０から出力されるアナログ映像信号の高域周波
数成分を、Ａ／Ｄ変換器２．信号処理手段３およびＤ／
Ａ変換器７における遅延１１１間と等しい時間だけ遅延
さげるための回路である。
Ｄ／Ａ変換器７．遅延回路１】と出力端ｒ８との間には
加算器１２が接続されている。この加算器１２は、Ｄ／
Ａ変換器７から出力されるアナログ映像信号と遅延回路
１１から出力されるアナログ映像信号とを加算するため
の回路であり、加算された映像信号は出力端子８から取
り出される。
加算器１２が接続されている。この加算器１２は、Ｄ／
Ａ変換器７から出力されるアナログ映像信号と遅延回路
１１から出力されるアナログ映像信号とを加算するため
の回路であり、加算された映像信号は出力端子８から取
り出される。
次に上記映ｌｉ＆信号処理装置の動作について説明する
。
。
入力端子１に人力されたアナログ映像信号のうち低域周
波数成分はローパスフィルタ９を通過して、次段のＡ／
Ｄ変換器２に人力される。このＡ／Ｄ変換器２から信号
処理手段３およびＤ／Ａ変換器７までの信号処理につい
ては先述した促来装置の場合と同様である。すなわち、
Ａ／Ｄｉ換器２に送られたアナログ映像信号の低域周波
数成分はここてデジタル１３号に変換されたあと、信号
処理手段３においてメモリ５を遅延回路として用いなが
ら輝度信号／色差信号分離処理、ノイス低戚処理、倍速
走査変換処理などの信号処理を胞される。その信号処理
を終えたデジモル映（象ｔｓ号は次段のＤ／Ａ変換器７
によってアナログ映像に号に戻され加算器１２に与えら
れる。
波数成分はローパスフィルタ９を通過して、次段のＡ／
Ｄ変換器２に人力される。このＡ／Ｄ変換器２から信号
処理手段３およびＤ／Ａ変換器７までの信号処理につい
ては先述した促来装置の場合と同様である。すなわち、
Ａ／Ｄｉ換器２に送られたアナログ映像信号の低域周波
数成分はここてデジタル１３号に変換されたあと、信号
処理手段３においてメモリ５を遅延回路として用いなが
ら輝度信号／色差信号分離処理、ノイス低戚処理、倍速
走査変換処理などの信号処理を胞される。その信号処理
を終えたデジモル映（象ｔｓ号は次段のＤ／Ａ変換器７
によってアナログ映像に号に戻され加算器１２に与えら
れる。
−）ｊ、入力端子１に人力されたアナログ１夾像信号の
うち高域周波数成分はハイパスフィルタ１０を通過して
次段の遅延回路１１に送られる。この高域周波数成分は
遅延回路１１において、Ａ／Ｄ変換器２．信号処理手段
３およびＤ／Ａｉ換器７での遅延時間と等しい時間だけ
遅延された後、加算器１２に送られる。
うち高域周波数成分はハイパスフィルタ１０を通過して
次段の遅延回路１１に送られる。この高域周波数成分は
遅延回路１１において、Ａ／Ｄ変換器２．信号処理手段
３およびＤ／Ａｉ換器７での遅延時間と等しい時間だけ
遅延された後、加算器１２に送られる。
加算器１２ては、Ｄ／Ａ変換器７より出力されるアナロ
グ映像信号の低域周波数成分と、ＪＩ！延回路１１より
出力されろアナログ映像信号の高域周波数！成分とが加
算されて全ての周波数成分を含むアナログ映像信号に戻
され、そのアナログ映Ｉ’！ｌ （、−’；号が出力端
子８から出力される。
グ映像信号の低域周波数成分と、ＪＩ！延回路１１より
出力されろアナログ映像信号の高域周波数！成分とが加
算されて全ての周波数成分を含むアナログ映像信号に戻
され、そのアナログ映Ｉ’！ｌ （、−’；号が出力端
子８から出力される。
映像信号の場合、例えば輝度信号／色信号分離処理につ
いては約４ Ｍ Ｈｚ以下の周波数成分のみを処理する
ことによってその目的を達成できる場合がある。このよ
うな場合、上記Ａ／Ｄ変換器２の変換速度を約８〜ＩＨ
ｚ、ローパスフィルタ９と・・イバスフィルタ１１）の
分岐周波数を約４ＭＨｚに設定することによ（）、信号
処理手段うては所望の信号処理（輝度信号／色信号分離
処１Ｐ）を確大に行うことができるとともに、出力端ｒ
８には周波数特性の劣化を生しさせることなく全周波数
成分を含むアナログ映像信号を取り出すことができる。
いては約４ Ｍ Ｈｚ以下の周波数成分のみを処理する
ことによってその目的を達成できる場合がある。このよ
うな場合、上記Ａ／Ｄ変換器２の変換速度を約８〜ＩＨ
ｚ、ローパスフィルタ９と・・イバスフィルタ１１）の
分岐周波数を約４ＭＨｚに設定することによ（）、信号
処理手段うては所望の信号処理（輝度信号／色信号分離
処１Ｐ）を確大に行うことができるとともに、出力端ｒ
８には周波数特性の劣化を生しさせることなく全周波数
成分を含むアナログ映像信号を取り出すことができる。
また、Ａ／Ｄ変換器２の変換速度はローパスフィルタ９
で帯域制限された信号周波数に応じた速度で良いため、
人力されてくるアナログ映信：信号の周波数４１）域と
無関係に、信号処理手段３における信号処理が有効な周
波数範囲でできるたけ低い変換速度に設定でき、それだ
け信号処理手段３におけるメモリ５の容量も小さく抑え
ることができる。
で帯域制限された信号周波数に応じた速度で良いため、
人力されてくるアナログ映信：信号の周波数４１）域と
無関係に、信号処理手段３における信号処理が有効な周
波数範囲でできるたけ低い変換速度に設定でき、それだ
け信号処理手段３におけるメモリ５の容量も小さく抑え
ることができる。
さらに、Ａ／Ｄ変換器２やＤ／Ａ変換２ｇ ７を高速度
で動作させなくてよいので、高価な高速変換器を使用す
る必要がない。
で動作させなくてよいので、高価な高速変換器を使用す
る必要がない。
以上のように、この発明によれば、人力アナロタ映像信
号のうち低域周波数成分のみにχ・１してデジタル処理
を施した後アナログ信号に戻すとともに、高域周波数成
分はテジタル変換せずに１１Ｘ６域周波数成分と同じ時
間たけ遅延させ、その後両名を加算して全周波数成分を
含むアナログ映像信号に戻すように構成したので、信号
処理１段におけるメモリの容量を増大させることなく、
簡１１な溝底によって高帯域のアナログ映像信号まで信
号処理を行うことができるという効果がある。
号のうち低域周波数成分のみにχ・１してデジタル処理
を施した後アナログ信号に戻すとともに、高域周波数成
分はテジタル変換せずに１１Ｘ６域周波数成分と同じ時
間たけ遅延させ、その後両名を加算して全周波数成分を
含むアナログ映像信号に戻すように構成したので、信号
処理１段におけるメモリの容量を増大させることなく、
簡１１な溝底によって高帯域のアナログ映像信号まで信
号処理を行うことができるという効果がある。
第】図はこの発明による映像信号処理装置の一実施例を
示すブロック図、第２図は従来の映像信号処理装置を示
すブロック図である。 図において、１は入力端子、２はＡ／Ｄｉ換器、３は信
号処理手段、５はメモリ、７はＤ／Ａ変換器、８は出カ
ニｆｔＡｒ−１（ンハローハスフィルタ、１０はハイパ
スフィルタ、１１は遅延回路、１２は加算器である。 なお、各図中同一符号は同一または相５部分をｊミす。
示すブロック図、第２図は従来の映像信号処理装置を示
すブロック図である。 図において、１は入力端子、２はＡ／Ｄｉ換器、３は信
号処理手段、５はメモリ、７はＤ／Ａ変換器、８は出カ
ニｆｔＡｒ−１（ンハローハスフィルタ、１０はハイパ
スフィルタ、１１は遅延回路、１２は加算器である。 なお、各図中同一符号は同一または相５部分をｊミす。
Claims (1)
- （１）入力アナログ映像信号のうち低域周波数成分を通
過させるローパスフィルタと、 前記入力アナログ映像信号のうち高域周波数成分を通過
させるハイパスフィルタと、 前記ローパスフィルタから出力される前記アナログ映像
信号の低域周波数成分をデジタル信号に変換するＡ／Ｄ
変換器と、 信号遅延手段としてのメモリを含み、前記Ａ／Ｄ変換器
から出力される前記デジタル信号に所定の信号処理を施
す信号処理手段と、 前記信号処理手段から出力されるデジタル信号をアナロ
グ信号に変換するＤ／Ａ変換器と、前記ハイパスフィル
タから出力される前記アナログ映像信号の高域周波数成
分を、前記Ａ／Ｄ変換器、前記信号処理手段および前記
Ｄ／Ａ変換器での信号遅延時間に等しい時間だけ遅延さ
せる遅延回路と、 前記Ｄ／Ａ変換器から出力されるアナログ信号と、前記
遅延回路から出力される前記高域周波数成分とを加算す
る加算器とを備える映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1267014A JPH03127558A (ja) | 1989-10-12 | 1989-10-12 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1267014A JPH03127558A (ja) | 1989-10-12 | 1989-10-12 | 映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03127558A true JPH03127558A (ja) | 1991-05-30 |
Family
ID=17438862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1267014A Pending JPH03127558A (ja) | 1989-10-12 | 1989-10-12 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03127558A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5949485A (en) * | 1991-01-17 | 1999-09-07 | Samsung Electronics Co., Ltd. | Method of compressing a video signal band transmission and device therefor |
| JP2008054933A (ja) * | 2006-08-31 | 2008-03-13 | Shizuoka Prefecture | 作業支援装置 |
-
1989
- 1989-10-12 JP JP1267014A patent/JPH03127558A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5949485A (en) * | 1991-01-17 | 1999-09-07 | Samsung Electronics Co., Ltd. | Method of compressing a video signal band transmission and device therefor |
| JP2008054933A (ja) * | 2006-08-31 | 2008-03-13 | Shizuoka Prefecture | 作業支援装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW324813B (en) | Image encoded data transforming apparatus | |
| KR0185594B1 (ko) | 샘플링 레이트 변환 장치 | |
| KR900015447A (ko) | 샘플링레이트 변환장치 | |
| US4994914A (en) | Composite video image device and related method | |
| JPH0216067B2 (ja) | ||
| EP0388958A3 (en) | Gain/phase compensation circuit for use in servo control system of optical disk device | |
| JPH03127558A (ja) | 映像信号処理装置 | |
| JPH01159696A (ja) | デジタル信号シンセサイザ及び校正信号発生器 | |
| JP3758849B2 (ja) | データ変換装置 | |
| JP2001505738A (ja) | 信号にジッタを追加するトランシット変調器 | |
| JPH1127689A (ja) | ビデオ信号を処理するための回路装置 | |
| JPH10341159A (ja) | Ａ／ｄ変換装置 | |
| JPH04160822A (ja) | Ｄ／ａ変換装置 | |
| SU1363538A1 (ru) | Устройство коррекции высокочастотных предыскажений сигнала цветности системы СЕКАМ | |
| JPH05336400A (ja) | 同期信号発生回路および映像信号処理装置 | |
| JPS60160222A (ja) | 信号変換装置 | |
| KR950003028B1 (ko) | 스펙트럼 로테이션에 의한 비디오 스크램블링 시스템 | |
| JP2644682B2 (ja) | 相関処理回路 | |
| JP3193499B2 (ja) | 信号処理装置 | |
| JPS59211394A (ja) | デイジタルカラ−エンコ−ダ | |
| JPH05327501A (ja) | Ａ／ｄ変換装置 | |
| JPH11274924A (ja) | アナログ入力の信号処理装置 | |
| JPS61144126A (ja) | アナログ信号のデジタル処理装置 | |
| JPH05283977A (ja) | 遅延回路 | |
| JPH02199984A (ja) | 映像信号のメモリー制御方法 |