JPH02199984A - 映像信号のメモリー制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は映像信号のメモリー制御方法に係り、特に、カ
ラーテレビジョン受像機、ビデオテープレコーダ、ビデ
オカメラ等、映像機器に好適するメモリー制御方法の改
良に関する。

［従来の技術］ 近年の映像機器、例えばカラーテレビジョン受像機では
、静止画像を形成したり、１秒前後のタイミングで間欠
的に静止画像を形成すると言った特殊映像効果や、ノイ
ズ信号を除去する等の目的から、アナログ映像信号をデ
ジタル信号に変換してメモリー回路に格納するとともに
格納したデジタル信号に信号処理を施すことが行なわれ
ている。

従来、この種のデジタル信号処理回路において実施され
るメモリー制御方法としては、第６図に示すように、例
えばカラーテレビジョン受像機において、検波後の映像
信号から分離された輝度信号（以下Ｙ信号とする）およ
び色度信号（以下Ｃ信号とする）をＡ／Ｄ変換回路１．
３にて量子化してデジタル信号に変換し、この変換され
たＹ信号およびＣ信号を各々メモリー回路５．７に格納
するとともに、格納さ九たＹ信号およびＣ信号をＤ／Ａ
変換回路９，１１にてアナログ信号に逆変換して出力す
るもので、メモリー制御回路１３にてＹ信号およびＣ信
号のメモリー回路５．７への格納およびメモリー回路５
．７からの読出しを制御する構成が知られている。

そして、メモリー回路５，７の前後でデジタル信号処理
を施していた。

［発明が解決しようとする課題］ しかしながら、このような構成のメモリー制御方法は、
Ｙ信号およびＣ信号を各々独自のメモリー回路５，７に
格納するので、各メモリー回路５．７を構成する電子部
品として最低２個のメモリー素子が必要となってコスト
高を招くとともに配置スペースが制限される難点がある
。

例えば、Ｙ信号およびＣ信号を８ビツトでデジタル信号
に量子化した場合、各メモリー回路５．７として２５６
ＫＸ４バイトのメモリー素子を用いると、全体で８個の
メモリー素子が必要となる。

近年、カラーテレビジョン受像機では走査線を補間する
ためにラインメモリーを用いる例が多くなってメモリー
素子の使用数が増大する傾向にあるし、また、携帯用ビ
デオカメラ等では多機能化に伴ってやはりメモリー素子
が多用され１機能を維持しつつ使用するメモリー素子の
減少や機器の小型化を図る工夫が望まれている。

本発明はこのような従来の欠点を解決するためになされ
たもので、メモリー素子の使用数の減少、コストの低減
および小型化を図ることの容易なメモリー制御方法の提
供を目的とする。

［課題を解決しようとする手段］ このような課題を解決するために本発明は、アナログ映
像信号からデジタル信号に変換したＹ信号およびＣ信号
を時分割して多重配列し、この多重化された信号をメモ
リー回路へ格納し、このメモリー回路に格納された多重
化信号を読み出してＹ信号およびＣ信号に分離するメモ
リー制御方法を要旨とする。

そして、本発明は、各々異なる周波数、例えば周波数ｍ
×ｆ（ｍは整数、ｆは基準周波数）およびｎ×ｆ　（ｎ
は整数）の変換サンプリングクロックでデジタル信号に
変換したそのＹ信号およびＣ信号を、変換サンプリング
クロックよりも高い周波数の時分割サンプリングクロッ
クで多重配列することも可能であり、さらに、周波数が
（ｍ＋ｎ）×ｆの前記時分割サンプリングクロックで多
重配列してもよい。

［作　用］ このような手段を備えた本発明は、アナログ映像信号中
のＹ信号およびＣ信号をデジタル信号に変換して多重配
列するから、Ｙ信号およびＣ信号が１人力状態でメモリ
ー回路に格納され、読出した多重化信号からＹ信号およ
びＣ信号を分離することになる。

そして、各々異なる周波数の変換サンプリングク０７り
（ｍ×ｆ）、（ｎ×ｆ）にてＹ信号やＣ信号を量子化し
てデジタル信号に変換し、それら変換サンプリングクロ
ックよりも高い周波数、例えば（ｍ＋ｎ）×ｆの時分割
サンプリングクロックにてＹ信号やＣ信号を多重配列す
る構成では。

所定期間内にｍ個のＹ信号とｎ個のＣ信号が時分割多重
化される。

［実　施　例］ 以下本発明の実施例を図面を参照して説明する。

第１図は本発明を実施する映像信号メモリー装置を示す
ブロック図である。

なお、実際の製品では第２図に示すような回路構成とな
るが、説明の便宜上第１図のような概略図で説明する。

第１図において、Ａ／Ｄ変換回路１５は、例えばカラー
テレビジョン受像機において、検波後のアナログ映像信
号からくし形フィルタ等公知の分離手段にて分離された
Ｙ信号を、第３図Ｂのような周波数例えば４　ｆ　ｓｃ
　（ｆ　ｓｃ　＝　３．５８ＭＨｚ　）の変換サンプリ
ングクロックで量子化して８ビツトのデジタル信号に変
換するものであり（同図Ｄ）１間接的に信号時分割多重
回路１７に接続されている。

Ａ／Ｄ変換回路１９は、Ｙ信号と同様に分離されたＣ信
号を、第３図Ｃのような周波数ｆｓｃの変換サンプリン
グクロックで量子化して８ビツトのデジタル信号に変換
するものであり（同図Ｅ）、間接的に信号時分割多重回
路１７に接続されている。

信号時分割多重回路１７はデジタル回路からなる従来公
知のパラレル−シリアル変換回路であり、デジタル変換
されたＹ信号およびＣ信号を、第３図Ａのように周波数
５ｆｓｃのサンプリングクロックで時分割多重化するも
のであり、メモリー回路２１に接続されている。

すなわち、第３図Ｆに示すように、１個のＣ信号Ｃｏ、
Ｃ１，Ｃ２・・・に相当する期間を周波数５　ｆ　ｓｃ
のサンプリングクロックにて５分割し、この期間中に１
個のＣ信号Ｃｏに続いて４個のＹ信号ＹＯ，Ｙｌ、Ｙ２
、Ｙ３を配列して１出力信号として出力するものである
。

メモリー回路２１は一般的なＲＡＭからなり、メモリー
制御回路２３からの読込タイミングクロックによって信
号時分割多重回路１７からの多重化信号を格納するとと
もに、メモリー制御回路２３からの読出タイミングクロ
ックによって格納された信号を信号分離回路２５に出力
するものである。

信号分離回路２５は、周波数５　ｆ　ｓｃのクロックに
てＹ信号とＣ信号を分離するシリアル−パラレル変換回
路であり、分離したＹ信号およびＣ信号を各々Ｄ／Ａ変
換回路２７．２９へ出力する機能を有している。

Ｄ／Ａ変換回路２７．２９は、周波数４ｆｓｃのクロッ
クによってアナログ信号に逆変換して各Ｙ信号およびＣ
信号を出力するものである。

次に、上述したメモリー装置の動作を介して本発明を説
明する。

分離されたアナログＹ信号およびＣ信号が各々Ａ／Ｄ変
換回路１５．１９に加えられると、Ａ／Ｄ変換回路１５
でＹ信号が周波数４　ｆ　ｓｃの変換サンプリングクロ
ック（第３図Ｂ）によって量子化され、８ビツトの第３
図りのようなデジタル信号に変換される。

Ａ／Ｄ変換回路１９でＣ信号が周波数ｆｓｃの変換サン
プリングクロック（第°３図Ｃ）によって量子化され、
８ビツトの第３図Ｅのようにデジタル信号に変換され、
各々が信号時分割多重回路１７に加えられる。

信号時分割多重回路１７では、第３図Ｆに示すように、
周波数ｆ　ｓｃの一周期中に１個のＣ信号Ｃｏとこれに
続いて４個のＹ信号ＹＯ５Ｙ１、Ｙ２、Ｙ３を直列配列
して１個号として時分割多重し、多重化信号がメモリー
制御回路２３の読込タイミングクロックによってメモリ
ー回路２１に格納される。

そして、格納された多重化信号がメモリー制御回路２３
の指示の下に読出タイミングクロックによって読出され
て信号分離回路２５に出力される。

信号分離回路２５では多重化信号が周波数５ｆｓｃのク
ロックによってＹ信号とＣ信号に分離され、Ｙ信号がＤ
／Ａ変換回路２７で、Ｃ信号がＤ／Ａ変換回路２９で各
々Ｄ／Ａ変換されてアナログ信号に逆変換され、各々出
力される。

ところで、デジタル変換されたＹ信号およびＣ信号は、
上述した構成の信号過程において、例えば静止画像の形
成１間欠的な静止画像の形成、ノイズ信号の除去のため
にデジタル信号処理がなされる。

例えば、第２図に示すようにＡ／Ｄ変換回路１５．１９
をデジタル信号処理回路３１に接続し、このデジタル信
号処理回路３１を信号時分割多重回路１７に接続すると
ともに、デジタル信号処理回路３１を介して信号分離回
路２５をＤ／Ａ変換回路２７．．２９に接続して構成さ
れ、デジタル信号処理回路３１はＡ／Ｄ変換回路１５．
１９からのＹ信号及びＣ信号を信号時分割多重回路１７
とＤ／Ａ変換回路２７．２９へ切換え出力したり、メモ
リー回路２１へ格納される前後のＹ信号およびＣ信号を
比較、演算してＤ／Ａ変換回路２７．２９へ出力し、上
述した特殊効果を実施する。

なお、信号時分割多重回路１７．メモリー制御口ｌ１ｒ
２３、信号分離回路２５はデジタル信号処理回路３１と
一緒にＩＣ化され場合が多い。

このように、本発明ではＹ信号およびＣ信号をデジタル
信号に量子化した後に時分割多重処理し、見掛は上１人
力としてメモリー回路２１に格納し、格納された多重化
信号からＹ信号およびＣ信号を分離する構成であるから
、メモリー回路２１としてのメモリー素子は最低１個あ
れば本発明の目的達成が可能である。

上述した実施例では、Ｙ信号を周波数４　ｆ　ｓｃの変
換サンプリングクロックで、Ｃ信号を周波数ｆＳＣの変
換サンプリングクロックで量子化してデジタル信号に変
換するとともに１周波数５　ｆ　ｓｃのサンプリングク
ロックで時分割多重化したが、本発明はこれに限定され
ない。

第４図は本発明の他の実施例を説明するものであり、Ｙ
信号を周波数３　ｆ　ｓｃの変換サンプリングクロック
（同図Ｈ）で、Ｃ信号を周波数２　ｆ　ｓｃの変換サン
プリングクロック（同図工）で量子化してデジタル信号
に変換するとともに、周波数５ｆｓｃのサンプリングク
ロック（同図Ｇ）で時分割多重化する構成である。

すなわち、Ａ／Ｄ変換回路１５の変換サンプリングクロ
ック周波数をｍ×ｆとし、Ａ／Ｄ変換回路１９の変換サ
ンプリングクロック周波数をｎ×ｆとした場合、信号時
分割多重回路１７における時分割サンプリングクロック
の周波数を（ｍ＋ｎ）×ｆに選定したものである。

なお、符号ｍおよびｎは整数、符号ｆは基準周波数であ
り、例えばｍ　＝　３、ｎ＝２、ｆ　＝　ｆ　５ｃ＝３
．５８ＭＨｚである。

このように、時分割サンプリングクロックの周波数を（
ｍ＋ｎ）×ｆに選定すると、基準周波数の一周期内でＹ
信号とＣ信号を順序よく多重化できる利点がある。

もっとも、Ｙ信号及びＣ信号は、信号時分割多重回路１
７で時分割多重化する時点で各々周波数（ｍ×ｆ）と（
ｎ×ｆ）の変換サンプリングクロックで量子化されてい
れば良く、Ａ／Ｄ変換回路１５．１９では等しい周波数
でサンプリングし、信号時分割多重回路１７までの信号
ラインの途中で各々周波数（ｍ×ｆ）と（ｎ×ｆ）の変
換サンプリングクロックで量子化することも可能である
。

第５図は、本発明を実施する他の回路構成を示すブロッ
ク図であり、Ｙ信号およびＣ信号を１本の信号ラインで
示している。

複合映像信号が遅延回路３３と図示を省略したＡ／Ｄ変
換回路１５．１９を介して信号時分割多重回路１７に接
続されており、信号時分割多重回路１７はメモリー制御
回路２３で書込および読出し制御されたメモリー回路２
１に接続され、このメモリー回路２１は信号分離回路２
５と図示しないＤ／Ａ変換回路２７．２９を介して切換
えスイッチ３５に接続されている。

遅延回路３３も切換えスイッチ３５に接続されており、
この切換えスイッチ３５は同期信号期間で遅延回路３３
側を選択し、バースト信号および映像信号の期間では信
号分離回路２５側を選択し、デジタル信号処理された複
合映像信号が得られる。

もちろん、デジタル信号処理は、第２図のように信号時
分割多重回路１７の前と信号分離回路２５の後でなされ
る。

［発明の効果］ 以上説明したように本発明は、デジタル信号に変換した
Ｙ信号とＣ信号を時分割多重化してメモリー回路に１人
力状態で格納し、この格納された信号からＹ信号および
Ｃ信号を分離したから、Ｙ信号とＣ信号毎に別個のメモ
リー回路を設ける必要がなくなり、使用するメモリー素
子の使用数の減少、コストの低減および配置スペースの
節約が可能で、安価かつ小型化を図ることができる。

そして、それらＹ信号やＣ信号を各々異なる周波数の変
換サンプリングクロック（ｍ×ｆ）、（ｎ×ｆ）にてデ
ジタル信号に変換し、時分割サンプリングクロックをそ
れら変換サンプリングクロックよりも高い周波数、例え
ば（ｍ＋ｎ）×ｆに選定すれば、上述した効果に加えて
Ｙ信号とＣ信号の多重化が容易で、信号時分割多重回路
や信号分離回路の回路構成の複雑化を抑えることが可能
となる。

特に、携帯用のビデオカメラ等携帯用の電子機器につい
ては、多機能化に伴ってメモリー素子を多用する傾向に
あるから、本発明を用いれば、機能を維持しつつ使用す
るメモリー素子の減少や回路基板の小型化が容易である
。

【図面の簡単な説明】

第１図は本発明に係るメモリー制御方法を実施するため
の回路を示すブロック図、第２図は本発明のメモリー制
御方法を実施するためのより具体的の回路構成を示すブ
ロック図、第３図は本発明の動作の一例を示すタイミン
グチャート、第４図は本発明の他の実施例を説明するタ
イミングチャート、第５図は本発明を実施するための他
の回路構成を示すブロック図、第６図は従来の映像信号
のメモリー制御方法を実施する回路を示すブロック図で
ある。 １．３・　・　・Ａ／Ｄ変換回路 ５．７．２１・・メモリー回路 ９．１１．２７．２９・・Ｄ／Ａ変換回路１３．２３・
　・・メモリー制御回路 １５・・・　・　・Ａ／Ｄ変換回路 １７・　・・・・・信号時分割多重回路１９・・　　・
・・Ａ／Ｄ変換回路 ２５・・・・・・・信号分離回路 ３１・・・・・　・デジタル信号処理回路３３・・　　
　・・遅延回路 ３５・　　・・・・切換えスイッチ

Claims (3)

【特許請求の範囲】
1. （１）アナログ映像信号から分離した輝度信号および色
   度信号をデジタル信号に変換し、 このデジタル変換した輝度信号および色度信号を時分割
   して多重配列し、 この多重化された信号をメモリー回路へ格納し、このメ
   モリー回路に格納された前記多重化信号を読み出して前
   記輝度信号および色度信号に分離することを特徴とする
   映像信号のメモリー制御方法。
2. （２）各々異なる周波数の変換サンプリングクロックで
   前記輝度信号および色度信号をデジタル信号に変換し、
   前記変換サンプリングクロックよりも高い周波数の時分
   割サンプリングクロックで多重配列する請求項１記載の
   映像信号のメモリー制御方法。
3. （３）周波数がｍ×ｆ（ｍは整数、ｆは基準周波数）の
   変換サンプリングクロックで前記輝度信号をデジタル信
   号に変換し、周波数がｎ×ｆ（ｎは整数）の変換サンプ
   リングクロックで前記色度信号をデジタル信号に変換し
   、周波数が（ｍ＋ｎ）×ｆの前記時分割サンプリングク
   ロックで多重配列する請求項２記載の映像信号のメモリ
   ー制御方法。