JPH0312721A - 電源断システムリセット制御方式 - Google Patents
電源断システムリセット制御方式Info
- Publication number
- JPH0312721A JPH0312721A JP1147232A JP14723289A JPH0312721A JP H0312721 A JPH0312721 A JP H0312721A JP 1147232 A JP1147232 A JP 1147232A JP 14723289 A JP14723289 A JP 14723289A JP H0312721 A JPH0312721 A JP H0312721A
- Authority
- JP
- Japan
- Prior art keywords
- password
- input
- power
- system reset
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 abstract description 4
- 230000007257 malfunction Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- MMOXZBCLCQITDF-UHFFFAOYSA-N N,N-diethyl-m-toluamide Chemical compound CCN(CC)C(=O)C1=CC=CC(C)=C1 MMOXZBCLCQITDF-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はパーソナルコンピュータ等の情報処理装置に関
し、特に電源断或いはシステムリセットを制御する電源
断システムリセット制御方式に関する。
し、特に電源断或いはシステムリセットを制御する電源
断システムリセット制御方式に関する。
従来、パーソナルコンピュータ等の情報処理装置に於い
てはオペレータにより電源断或いはシステムリセットが
指示された場合、ファイルのクローズ等のシステム資源
に関する後処理を行なった後、無条件に１ｉ源断或いは
システムリセットを行なうようにしている。
てはオペレータにより電源断或いはシステムリセットが
指示された場合、ファイルのクローズ等のシステム資源
に関する後処理を行なった後、無条件に１ｉ源断或いは
システムリセットを行なうようにしている。
従来は上述したように、電源断或いはシステムリセット
が無条件で行なわれるため、オペレータの誤操作や本来
のオペレータ以外の者によって電源断或いはシステムリ
セットが行なわれてしまう場合があり、情報処理装置に
於いて処理中のデータが不用意に失われてしまうことが
あるといった問題があった。
が無条件で行なわれるため、オペレータの誤操作や本来
のオペレータ以外の者によって電源断或いはシステムリ
セットが行なわれてしまう場合があり、情報処理装置に
於いて処理中のデータが不用意に失われてしまうことが
あるといった問題があった。
本発明の目的は電源断或いはシステムリセットにより不
用意にデータが失われることを防止できるようにするこ
とにある。
用意にデータが失われることを防止できるようにするこ
とにある。
本発明は上記目的を達成するため、第１図の構成図に示
すように、 電源断或いはシステムリセットを指示する指示手段ｌと
、 該指示手段１が電源断或いはシステムリセットを指示し
たことを検出する検出手段２と、該検出手段２が？ｆｉ
源断或いはシステムリセットの指示を検出することによ
りパスワードの入力を促進させる入力促進手段３と、 パスワードが設定される記憶手段４と、パスワードを入
力する入力手段６と、 該入力手段６から入力されたパスワードと前記記憶手段
４に設定されているパスワードとを比較する比較手段７
と、 該比較手段７の比較結果が一敗することにより電源断或
いはシステムリセットを実行する制御手段８とを設けた
ものである。
すように、 電源断或いはシステムリセットを指示する指示手段ｌと
、 該指示手段１が電源断或いはシステムリセットを指示し
たことを検出する検出手段２と、該検出手段２が？ｆｉ
源断或いはシステムリセットの指示を検出することによ
りパスワードの入力を促進させる入力促進手段３と、 パスワードが設定される記憶手段４と、パスワードを入
力する入力手段６と、 該入力手段６から入力されたパスワードと前記記憶手段
４に設定されているパスワードとを比較する比較手段７
と、 該比較手段７の比較結果が一敗することにより電源断或
いはシステムリセットを実行する制御手段８とを設けた
ものである。
指示手段１により電源断或いはシステムリセットが指示
されたことを検出手段２が検出すると、入力促進手段３
はパスワードの入力を促進させる。
されたことを検出手段２が検出すると、入力促進手段３
はパスワードの入力を促進させる。
入力手段６からパスワードが入力されると、比較手段７
は入力されたパスワードと記憶手段４に設定されている
パスワードとを比較し、比較−敗により制御手段８は電
源断或いはシステムリセットを実行する。
は入力されたパスワードと記憶手段４に設定されている
パスワードとを比較し、比較−敗により制御手段８は電
源断或いはシステムリセットを実行する。
第２図は本発明の実施例のブロック図であり、マイクロ
プロセッサ２１と、メモリ２２と、システム・リセット
を指示するり七ノド釦２３と、電源断を指示する電源断
釦２４と、キーボード等の入力装置２５と、表示装置２
６と、電源装置２７とから構成されている。
プロセッサ２１と、メモリ２２と、システム・リセット
を指示するり七ノド釦２３と、電源断を指示する電源断
釦２４と、キーボード等の入力装置２５と、表示装置２
６と、電源装置２７とから構成されている。
第３図はマイクロプロセッサ２１の処理例を示すフロー
チャートであり、以下各図を参照して本実施例の動作を
説明する。
チャートであり、以下各図を参照して本実施例の動作を
説明する。
オペレータは誤提作により或いは他のオペレータの操作
によりシステムがリセットされること及び電源が断とさ
れることを防止したい場合は、電源投入時、システム初
期設定時等に入力装置２５を用いてメモリ２２にパスワ
ードを設定しておく。
によりシステムがリセットされること及び電源が断とさ
れることを防止したい場合は、電源投入時、システム初
期設定時等に入力装置２５を用いてメモリ２２にパスワ
ードを設定しておく。
マイクロプロセッサ２１はす七ノド釦２３或いは電源断
！１１２４が操作されることにより、第３図のフローチ
ャートに示す割込み処理を開始し、ステップＳｌに於い
てメモリ２２に有効なパスワードが設定されているか否
かを判断する。そして、メモリ２２に有効なパスワード
が設定されていないと判断した場合はステップＳ５に於
いて電源断／システムリセット処理を行なう。即ち、リ
セット釦２３が操作された場合はりセント処理を行ない
、電源釦２４が操作された場合には電源装置２７に制御
信号を加えて電源を断とする。
！１１２４が操作されることにより、第３図のフローチ
ャートに示す割込み処理を開始し、ステップＳｌに於い
てメモリ２２に有効なパスワードが設定されているか否
かを判断する。そして、メモリ２２に有効なパスワード
が設定されていないと判断した場合はステップＳ５に於
いて電源断／システムリセット処理を行なう。即ち、リ
セット釦２３が操作された場合はりセント処理を行ない
、電源釦２４が操作された場合には電源装置２７に制御
信号を加えて電源を断とする。
また、ステップＳ１に於いて有効なパスワードがメモリ
２２に設定されていると判断した場合はステップＳ２に
於いて表示装置２６にパスワードの入力を促進させるメ
ンセージを表示してオペレータにパスワードの入力を促
し、ステップＳ３に於いて入力装置２５からのパスワー
ドの入力処理を行なう。そして、入力装置２５からパス
ワードが入力されると、入力されたパスワードとメモリ
２２に設定されているパスワードとを比較しくステップ
４）、一致した場合はステップＳ５の’ＩＸ断／ンステ
ムリセット処理を実行した後、その処理を終了する。
２２に設定されていると判断した場合はステップＳ２に
於いて表示装置２６にパスワードの入力を促進させるメ
ンセージを表示してオペレータにパスワードの入力を促
し、ステップＳ３に於いて入力装置２５からのパスワー
ドの入力処理を行なう。そして、入力装置２５からパス
ワードが入力されると、入力されたパスワードとメモリ
２２に設定されているパスワードとを比較しくステップ
４）、一致した場合はステップＳ５の’ＩＸ断／ンステ
ムリセット処理を実行した後、その処理を終了する。
また、比較不−敗の場合は電源断／システムリセット処
理は行なわず、割込みが発生していた時に実行していた
処理にリターンする。
理は行なわず、割込みが発生していた時に実行していた
処理にリターンする。
以上説明したように、本発明は、電源を断とする場合或
いはシステムをリセットする場合、パスワードの入力を
必要にしたものであるので、オペレータの誤操作や本来
のオペレータ以外の者による不用意な電源断或いはシス
テムリセットを防止でき、従って処理中のデータが不用
意に失われることを防止できる効果がある。
いはシステムをリセットする場合、パスワードの入力を
必要にしたものであるので、オペレータの誤操作や本来
のオペレータ以外の者による不用意な電源断或いはシス
テムリセットを防止でき、従って処理中のデータが不用
意に失われることを防止できる効果がある。
第１図は本発明の構成図、
第２図は本発明の実施例のブロック図及び、第３図はマ
イクロプロセッサの処理例を示すフローチャートである
。 図に於いて、１・・・指示手段、２・・・検出手段、３
・・・入力促進手段、４・・・記ｔｉ手段、６・・・入
力手段、７・・・比較手段、８・・・制御手段、２１・
・・マイクロプロセッサ、２２・・・メモリ、２３・・
・リセット釦、２４・・・電源断１口、２５・・・入力
装置、２６・・・表示装置、２７・・・Ｎ、孫装置。
イクロプロセッサの処理例を示すフローチャートである
。 図に於いて、１・・・指示手段、２・・・検出手段、３
・・・入力促進手段、４・・・記ｔｉ手段、６・・・入
力手段、７・・・比較手段、８・・・制御手段、２１・
・・マイクロプロセッサ、２２・・・メモリ、２３・・
・リセット釦、２４・・・電源断１口、２５・・・入力
装置、２６・・・表示装置、２７・・・Ｎ、孫装置。
Claims (1)
- 【特許請求の範囲】 電源断或いはシステムリセットを指示する指示手段と、 該指示手段が電源断或いはシステムリセットを指示した
ことを検出する検出手段と、 該検出手段が電源断或いはシステムリセットの指示を検
出することによりパスワードの入力を促進させる入力促
進手段と、 パスワードが設定される記憶手段と、 パスワードを入力する入力手段と、 該入力手段から入力されたパスワードと前記記憶手段に
設定されているパスワードとを比較する比較手段と、 該比較手段の比較結果が一致することにより電源断或い
はシステムリセットを実行する制御手段とを含むことを
特徴とする電源断システムリセット制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1147232A JPH0312721A (ja) | 1989-06-09 | 1989-06-09 | 電源断システムリセット制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1147232A JPH0312721A (ja) | 1989-06-09 | 1989-06-09 | 電源断システムリセット制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0312721A true JPH0312721A (ja) | 1991-01-21 |
Family
ID=15425562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1147232A Pending JPH0312721A (ja) | 1989-06-09 | 1989-06-09 | 電源断システムリセット制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0312721A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008301795A (ja) * | 2007-06-11 | 2008-12-18 | Minoru Industrial Co Ltd | 散布機 |
-
1989
- 1989-06-09 JP JP1147232A patent/JPH0312721A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008301795A (ja) * | 2007-06-11 | 2008-12-18 | Minoru Industrial Co Ltd | 散布機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2728724B2 (ja) | コンピュータシステムおよびそのシステム立ち上げ方法 | |
| JP2002157050A (ja) | Ｉｃカードによるコンピュータ自動認識システム | |
| EP3163427A1 (en) | Method for operating soft keyboard, terminal and computer readable storage medium | |
| JPH0312721A (ja) | 電源断システムリセット制御方式 | |
| JPH0737306B2 (ja) | エレベータ遠隔制御方法 | |
| JPH04326450A (ja) | 携帯情報端末機 | |
| JPS58103023A (ja) | デイスプレイ端末におけるフイ−ルド入力方式 | |
| JPS63148360A (ja) | プロテクト装置 | |
| JP2000035948A (ja) | 電子機器及び記憶媒体 | |
| JPH0659802A (ja) | ペン入力制御装置 | |
| JPH11161519A (ja) | リセット装置 | |
| JP2000112576A (ja) | リセット装置、及び情報処理装置 | |
| CN113835504A (zh) | 电子计算机的开关机系统、方法、装置和存储介质 | |
| JPH0764662A (ja) | 情報処理装置及び制御方法 | |
| JPS62226356A (ja) | 初期プログラムロ−ド方式 | |
| JPH01152526A (ja) | 入力無効機能付キーボード | |
| JP2000099185A (ja) | 情報処理装置及び方法、媒体 | |
| JPS63292231A (ja) | コンピユ−タシステム | |
| JPH0651826A (ja) | ロボットの教示装置 | |
| JPH06337739A (ja) | コンピュータシステム | |
| JPH06161624A (ja) | 割り込み制御方法 | |
| JPH01213706A (ja) | キーボード入力制御装置 | |
| JPH0222752A (ja) | ビデオインターフェイス装置 | |
| JPH0589049A (ja) | コマンド実行装置 | |
| JPH0573179A (ja) | 自動シヤツトダウン制御方式 |