JPH03119867A - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JPH03119867A JPH03119867A JP25813989A JP25813989A JPH03119867A JP H03119867 A JPH03119867 A JP H03119867A JP 25813989 A JP25813989 A JP 25813989A JP 25813989 A JP25813989 A JP 25813989A JP H03119867 A JPH03119867 A JP H03119867A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock signal
- window
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 31
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 7
- 230000003111 delayed effect Effects 0.000 claims abstract description 5
- 238000000926 separation method Methods 0.000 claims description 17
- 239000002131 composite material Substances 0.000 claims description 12
- 239000000284 extract Substances 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、テレビ放送信号やＬＶ（レーザ・ビジョン
・ディスク） 、ＶＴＲ（ビデオ・テープ・レコーダ）
の再生信号から垂直同期信号と水平同期信号を分離する
ための同期分離回路に関し、フィールドの判別を可能に
するとともに、ジッタ（時間軸誤差）を減少させたもの
である。
・ディスク） 、ＶＴＲ（ビデオ・テープ・レコーダ）
の再生信号から垂直同期信号と水平同期信号を分離する
ための同期分離回路に関し、フィールドの判別を可能に
するとともに、ジッタ（時間軸誤差）を減少させたもの
である。
従来、テレビ放送信号やＬＶ、ＶＴＲ等の再生信号から
同期信号を分離する場合、コンポジットビデオ信号から
振幅分離により同期信号を抽出し、さらにこの同期信号
を積分回路に通すことにより垂直同期信号を抽出し、ま
たこの同期信号を微分回路に通すことにより水平同期信
号を抽出していた。
同期信号を分離する場合、コンポジットビデオ信号から
振幅分離により同期信号を抽出し、さらにこの同期信号
を積分回路に通すことにより垂直同期信号を抽出し、ま
たこの同期信号を微分回路に通すことにより水平同期信
号を抽出していた。
前記従来の同期分離方式によれば、垂直同期信号を積分
回路により抽出するので、検出遅れによるジッタが問題
となっていた。また、この従来の同期分離方式では、フ
ィールド（第１フイールド、第２フイールド）の判別が
できなかった。
回路により抽出するので、検出遅れによるジッタが問題
となっていた。また、この従来の同期分離方式では、フ
ィールド（第１フイールド、第２フイールド）の判別が
できなかった。
この発明は、前記従来の技術における問題点を解決して
、検出遅れによるジッタを減少させるとともに、フィー
ルドの判別を可能にした同期分離回路を提供しようとす
るものである。
、検出遅れによるジッタを減少させるとともに、フィー
ルドの判別を可能にした同期分離回路を提供しようとす
るものである。
この発明は、ＮＴＳＣコンポジットビデオ信号から振幅
分離により同期信号を抽出する振幅分離回路と、この振
幅分離回路の出力を微少時間遅延したタイミングでクロ
ック信号を発生するクロック信号発生回路と、前記抽出
された同期信号を前記クロック信号で順次読み込むシフ
トレジスタと、このシフトレジスタの各段出力のパター
ンから垂直同期信号を検出する垂直同期信号抽出回路と
、前記クロック信号に基づき周期が水平同期信号と同じ
でデユーティが約１／２の第１ウィンドウとこの第１ウ
ィンドウを反転した第２ウィンドウを形成するウィンド
ウ形成回路と、前記垂直同期信号検出回路による検出タ
イミングが前記第１ウィンドウ、第２ウィンドウのいず
れに入るかでフィールドを判明するフィールド判別回路
と、前記クロック信号と前記第１ウィンドウまたは第２
ウィンドウとの論理演算により水平同期信号を検出する
水平同期信号検出回路とを具備してなるものである。
分離により同期信号を抽出する振幅分離回路と、この振
幅分離回路の出力を微少時間遅延したタイミングでクロ
ック信号を発生するクロック信号発生回路と、前記抽出
された同期信号を前記クロック信号で順次読み込むシフ
トレジスタと、このシフトレジスタの各段出力のパター
ンから垂直同期信号を検出する垂直同期信号抽出回路と
、前記クロック信号に基づき周期が水平同期信号と同じ
でデユーティが約１／２の第１ウィンドウとこの第１ウ
ィンドウを反転した第２ウィンドウを形成するウィンド
ウ形成回路と、前記垂直同期信号検出回路による検出タ
イミングが前記第１ウィンドウ、第２ウィンドウのいず
れに入るかでフィールドを判明するフィールド判別回路
と、前記クロック信号と前記第１ウィンドウまたは第２
ウィンドウとの論理演算により水平同期信号を検出する
水平同期信号検出回路とを具備してなるものである。
この発明によれば、コンポジットビデオ信号から振幅分
離により同期信号を抽出し、この抽出された同期信号を
微少時間遅延したタイミングでクロック信号を発生し、
このクロック信号で前記抽出された同期信号をシフトレ
ジスタに順次読み込み、このシフトレジスタの各段出力
のパターンから垂直同期信号を検出している。すなわち
、ＮＴＳＣコンポジットビデオ信号は垂直同期信号の信
号レベルが低く設定されているので、前記抽出された同
期信号を前記クロック信号でシフトレジスタに順次読み
込むと、垂直同期信号のタイミングで低い信号レベルが
シフトレジスタに読み込まれることになり、このシフト
レジスタの各段出力のパターンから垂直同期信号を検出
することができる。これによれば、垂直同期信号の抽出
に積分回路を使用しないので、垂直同期信号の検出遅れ
によるジッタを減少させることができる。
離により同期信号を抽出し、この抽出された同期信号を
微少時間遅延したタイミングでクロック信号を発生し、
このクロック信号で前記抽出された同期信号をシフトレ
ジスタに順次読み込み、このシフトレジスタの各段出力
のパターンから垂直同期信号を検出している。すなわち
、ＮＴＳＣコンポジットビデオ信号は垂直同期信号の信
号レベルが低く設定されているので、前記抽出された同
期信号を前記クロック信号でシフトレジスタに順次読み
込むと、垂直同期信号のタイミングで低い信号レベルが
シフトレジスタに読み込まれることになり、このシフト
レジスタの各段出力のパターンから垂直同期信号を検出
することができる。これによれば、垂直同期信号の抽出
に積分回路を使用しないので、垂直同期信号の検出遅れ
によるジッタを減少させることができる。
また、この発明によれば、前記クロック信号に基づき周
期が水平同期信号と同じでデユーティが約１／２の第１
のウィンドウと、これを反転した第２ウィンドウとを形
成し、前記垂直同期信号検出回路による検出タイミング
が第１ウィンドウ、第２ウィンドウのいずれに入るかで
フィールドを判別している。すなわち、ＮＴＳＣコンポ
ジットビデオ信号は、第１フイールドと第２フイールド
とで水平同期信号に対する垂直同期信号の開始タイミン
グがＨ／２（水平同期信号の半周切分）ずれるので、垂
直同期信号の検出タイミングが第１ウィンドウ、第２ウ
ィンドウのいずれに入るがでフィールドを判別すること
ができる。
期が水平同期信号と同じでデユーティが約１／２の第１
のウィンドウと、これを反転した第２ウィンドウとを形
成し、前記垂直同期信号検出回路による検出タイミング
が第１ウィンドウ、第２ウィンドウのいずれに入るかで
フィールドを判別している。すなわち、ＮＴＳＣコンポ
ジットビデオ信号は、第１フイールドと第２フイールド
とで水平同期信号に対する垂直同期信号の開始タイミン
グがＨ／２（水平同期信号の半周切分）ずれるので、垂
直同期信号の検出タイミングが第１ウィンドウ、第２ウ
ィンドウのいずれに入るがでフィールドを判別すること
ができる。
また、この発明によれば、前記クロック信号と第１ウィ
ンドウ、第２ウィンドウとの論理演算により水平同期信
号が検出される。すなわち、前記クロック信号は垂直帰
線消去期間ではＨ／２周期で生じるので、これをＨ周期
の第１ウィンドウまたは第２ウィンドウと論理演算する
ことにより水平同期信号を検出することができる。
ンドウ、第２ウィンドウとの論理演算により水平同期信
号が検出される。すなわち、前記クロック信号は垂直帰
線消去期間ではＨ／２周期で生じるので、これをＨ周期
の第１ウィンドウまたは第２ウィンドウと論理演算する
ことにより水平同期信号を検出することができる。
この発明の一実施例を第１図に示す。ＮＴＳＣコンポジ
ットビデオ信号は振幅分離回路１ｏに入力される。振幅
分離回路１０は例えばインバータ１２で構成され、入力
されるＮＴＳＣコンポジットビデオ信号を所定のスレッ
ショールドレベルで波形整形して振幅分離し、同期信号
ｓＹを抽出する。
ットビデオ信号は振幅分離回路１ｏに入力される。振幅
分離回路１０は例えばインバータ１２で構成され、入力
されるＮＴＳＣコンポジットビデオ信号を所定のスレッ
ショールドレベルで波形整形して振幅分離し、同期信号
ｓＹを抽出する。
抽出された同期信号ＳＹはクロック信号発生回路１４に
入力される。クロック信号発生回路１４はタイマ回路１
６で構成され、入力される同期信号ＳＹの立下りを所定
時間（例えば１３．５μｓ）遅延したタイミングで立ち
上がり、同期信号ＳＹの次の立下りのタイミングで立ち
下がるクロック信号ＣＫと、これを反転したクロック信
号ＣＫを出力する（第２図参照）。
入力される。クロック信号発生回路１４はタイマ回路１
６で構成され、入力される同期信号ＳＹの立下りを所定
時間（例えば１３．５μｓ）遅延したタイミングで立ち
上がり、同期信号ＳＹの次の立下りのタイミングで立ち
下がるクロック信号ＣＫと、これを反転したクロック信
号ＣＫを出力する（第２図参照）。
シフトレジスター８は８段構成の直列シフトレジスタで
構成され、前記抽出された同期信号ＳＹをクロック信号
ＣＫの立上りタイミングで順次読み込んでシフトしてい
く。シフトレジスター８の各段Ｑ −Ｑｏの出力は垂
直同期検出回路２５に＾ 入力される。このうち下位４段Ｑ、Ｑ、Ｑｏ。
構成され、前記抽出された同期信号ＳＹをクロック信号
ＣＫの立上りタイミングで順次読み込んでシフトしてい
く。シフトレジスター８の各段Ｑ −Ｑｏの出力は垂
直同期検出回路２５に＾ 入力される。このうち下位４段Ｑ、Ｑ、Ｑｏ。
Ｂ
Ｑ の各出力は、第１段ＱＡの出力のみインバーり２０
で反転してそれぞれアンド回路２２に入力される。また
、シフトレジスター８の上位３段Ｑ 、Ｑ 、Ｑ
の各出力および同期信号ＳＹはＦＧ アンド回路２４にそれぞれ入力される。アンド回路２２
．２４の出力はアンド回路２６に入力される。
で反転してそれぞれアンド回路２２に入力される。また
、シフトレジスター８の上位３段Ｑ 、Ｑ 、Ｑ
の各出力および同期信号ＳＹはＦＧ アンド回路２４にそれぞれ入力される。アンド回路２２
．２４の出力はアンド回路２６に入力される。
シフトレジスター８に読み込まれる同期信号ＳＹは、垂
直同期信号以外の期間では“１“となるのでＱ −Ｑ
ｏの出力は全て“１′となるが、第１段ＱＡの出力はイ
ンバータ２０で反転されるので、アンド回路２２の出力
は“０“のままとなる。垂直同期信号が第１段ＱＡに読
み込まれると、その出力は“０′となり、これがインバ
ータ２０で反転されるので、アンド回路２２の出力は“
１″となる。このとき、同期信号ＳＹが“１”のタイミ
ングでアンド回路２４の出力も“１“となり、アンド回
路２６から垂直同期信号検出パルスＳ Ｙ ｖが出力さ
れる。
直同期信号以外の期間では“１“となるのでＱ −Ｑ
ｏの出力は全て“１′となるが、第１段ＱＡの出力はイ
ンバータ２０で反転されるので、アンド回路２２の出力
は“０“のままとなる。垂直同期信号が第１段ＱＡに読
み込まれると、その出力は“０′となり、これがインバ
ータ２０で反転されるので、アンド回路２２の出力は“
１″となる。このとき、同期信号ＳＹが“１”のタイミ
ングでアンド回路２４の出力も“１“となり、アンド回
路２６から垂直同期信号検出パルスＳ Ｙ ｖが出力さ
れる。
ウィンドウ形成回路２８はフィールドを判別するだめの
第１ウィンドウＷおよ第２ウィンドウＷを形成するもの
である。このウィンドウ形成回路２８はタイマ回路３０
で構成され、前記クロック信号ＣＫの立上りのタイミン
グで立ち上がって、所定時間（例えば３４．５μｓ）後
のタイミングで立ち下がる第１ウィンドウＷを形成する
。また、この第１ウィンドウＷを反転した第２ウィンド
ウＷを形成する。第１ウィンドウＷの立上り期間はクロ
ック信号ＣＫの半周期Ｈ／２ （−３１，７μｓ）より
もやや長く設定されているので、クロック信号ＣＫの発
生周期が垂直帰線消去期間てＨ／２となっても第１ウィ
ンドウＷはリトリガされることなく、■Ｈ周期を維持す
る（第２図参照）。また、これら第１ウィンドウＷおよ
び第２ウィンドウＷはデユーティが約１／２である。
第１ウィンドウＷおよ第２ウィンドウＷを形成するもの
である。このウィンドウ形成回路２８はタイマ回路３０
で構成され、前記クロック信号ＣＫの立上りのタイミン
グで立ち上がって、所定時間（例えば３４．５μｓ）後
のタイミングで立ち下がる第１ウィンドウＷを形成する
。また、この第１ウィンドウＷを反転した第２ウィンド
ウＷを形成する。第１ウィンドウＷの立上り期間はクロ
ック信号ＣＫの半周期Ｈ／２ （−３１，７μｓ）より
もやや長く設定されているので、クロック信号ＣＫの発
生周期が垂直帰線消去期間てＨ／２となっても第１ウィ
ンドウＷはリトリガされることなく、■Ｈ周期を維持す
る（第２図参照）。また、これら第１ウィンドウＷおよ
び第２ウィンドウＷはデユーティが約１／２である。
フィールド判別回路３２は、第１フイールド、第２フイ
ールドを判別するもので、アンド回路３４．３６を具え
ている。アンド回路３４は、第１ウィンドウＷと垂直同
期検出パルスＳ Ｙ ｖを人力し、第１ウィンドウＷ中
に垂直同期検出パルスＳＹｖが含まれている場合に第１
フイールド検出パルス５ＹＦｌを出力する。アンド回路
３６は、第２ウィンドウＷ中に垂直同期検出パルスＳ
Ｙ ｖが含まれている場合に第２フイールド検出パルス
Ｓ Ｙ Ｆ２を出力する。
ールドを判別するもので、アンド回路３４．３６を具え
ている。アンド回路３４は、第１ウィンドウＷと垂直同
期検出パルスＳ Ｙ ｖを人力し、第１ウィンドウＷ中
に垂直同期検出パルスＳＹｖが含まれている場合に第１
フイールド検出パルス５ＹＦｌを出力する。アンド回路
３６は、第２ウィンドウＷ中に垂直同期検出パルスＳ
Ｙ ｖが含まれている場合に第２フイールド検出パルス
Ｓ Ｙ Ｆ２を出力する。
水平同期信号検出回路３８は第２ウィンドウＷとクロッ
ク信号ＣＫをアンド回路４０に人力し、その出力を水平
同期、検出信号Ｓ Ｙ ｎとして出力する。
ク信号ＣＫをアンド回路４０に人力し、その出力を水平
同期、検出信号Ｓ Ｙ ｎとして出力する。
第１図の回路の動作を第２図、第３図に示す。
第２図は第１フイールドのＮＴＳＣコンポジットビデオ
信号入力時の動作、第３図は第２フイールドのＮＴＳＣ
コンポジットビデオ信号入力時の動作である。いずれの
場合も垂直同期信号の開始当初にクロック信号ＣＫの立
上りで同期信号ＳＹが“０”の部分をシフトレジスタ１
８に読み込むと、その直後に同期信号が“１”となった
タイミングで垂直同期信号検出回路２５から垂直同期信
号検出パルスＳＹ■が出力される。
信号入力時の動作、第３図は第２フイールドのＮＴＳＣ
コンポジットビデオ信号入力時の動作である。いずれの
場合も垂直同期信号の開始当初にクロック信号ＣＫの立
上りで同期信号ＳＹが“０”の部分をシフトレジスタ１
８に読み込むと、その直後に同期信号が“１”となった
タイミングで垂直同期信号検出回路２５から垂直同期信
号検出パルスＳＹ■が出力される。
垂直同期信号の検出タイミングは、第１フイールドと第
２フイールドとでＨ／２ずれるので、垂直同期信号検出
パルスＳＹ■が第１ウィンドウＷ、第２ウィンドウＷの
いずれに含まれるかでフィールドを判別することができ
る。
２フイールドとでＨ／２ずれるので、垂直同期信号検出
パルスＳＹ■が第１ウィンドウＷ、第２ウィンドウＷの
いずれに含まれるかでフィールドを判別することができ
る。
また、水平同期検出信号ｓｙ、、は、第２ウィンドウＷ
とクロック信号ＣＫの論理積を取ることにより得られて
いる。
とクロック信号ＣＫの論理積を取ることにより得られて
いる。
以上説明したようにこの発明によれば、コンポジットビ
デオ信号から振幅分離により同期信号を抽出し、この抽
出された同期信号を微少時間遅延したタイミングでクロ
ック信号を発生し、このクロック信号で前記抽出された
同期信号をシフトレジスタに順次読み込み、このシフト
レジスタの各段出力のパターンから垂直同期信号を検出
するようにしたので、積分回路を使用しないで垂直同期
信号を検出することができ、垂直同期信号の検出遅れに
よるジッタを減少させることができる。
デオ信号から振幅分離により同期信号を抽出し、この抽
出された同期信号を微少時間遅延したタイミングでクロ
ック信号を発生し、このクロック信号で前記抽出された
同期信号をシフトレジスタに順次読み込み、このシフト
レジスタの各段出力のパターンから垂直同期信号を検出
するようにしたので、積分回路を使用しないで垂直同期
信号を検出することができ、垂直同期信号の検出遅れに
よるジッタを減少させることができる。
また、この発明によれば、前記クロック信号に基づき周
期が水平同期信号と同じでデユーティが約１７２の第１
のウィンドウと、これを反転した第２ウィンドウとを形
成し、前記垂直同期信号検出回路による検出タイミング
が第１ウィンドウ、第２ウィンドウのいずれに入るかを
検出することによりフィールドを判別することができる
。
期が水平同期信号と同じでデユーティが約１７２の第１
のウィンドウと、これを反転した第２ウィンドウとを形
成し、前記垂直同期信号検出回路による検出タイミング
が第１ウィンドウ、第２ウィンドウのいずれに入るかを
検出することによりフィールドを判別することができる
。
第１図は、この発明の一実施例を示すブロック図である
。 第２図は、第１フィールド時における第１図の回路の動
作波形図である。 第３図は、第２フィールド時における第１図の回路の動
作波形図である。 １０・・・振幅分離回路、１４・・・クロック信号発生
回路、１８・・・シフトレジスタ、２５・・・垂直同期
信号検出回路、２８・・・ウィンドウ形成回路、３２・
・・フィールド判別回路、３８・・・水平同期信号検出
回路。
。 第２図は、第１フィールド時における第１図の回路の動
作波形図である。 第３図は、第２フィールド時における第１図の回路の動
作波形図である。 １０・・・振幅分離回路、１４・・・クロック信号発生
回路、１８・・・シフトレジスタ、２５・・・垂直同期
信号検出回路、２８・・・ウィンドウ形成回路、３２・
・・フィールド判別回路、３８・・・水平同期信号検出
回路。
Claims (1)
- 【特許請求の範囲】 ＮＴＳＣコンポジットビデオ信号から振幅分離により同
期信号を抽出する振幅分離回路と、この振幅分離回路の
出力を微少時間遅延したタイミングでクロック信号を発
生するクロック信号発生回路と、 前記抽出された同期信号を前記クロック信号で順次読み
込むシフトレジスタと、 このシフトレジスタの各段出力のパターンから垂直同期
信号を検出する垂直同期信号抽出回路と、前記クロック
信号に基づき周期が水平同期信号と同じでデューティが
約１／２の第１ウィンドウとこの第１ウィンドウを反転
した第２ウィンドウを形成するウィンドウ形成回路と、 前記垂直同期信号検出回路による検出タイミングが前記
第１ウィンドウ、第２ウィンドウのいずれに入るかでフ
ィールドを判明するフィールド判別回路と、 前記クロック信号と前記第１ウィンドウまたは第２ウィ
ンドウとの論理演算により水平同期信号を検出する水平
同期信号検出回路と を具備してなる同期分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25813989A JPH03119867A (ja) | 1989-10-03 | 1989-10-03 | 同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25813989A JPH03119867A (ja) | 1989-10-03 | 1989-10-03 | 同期分離回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03119867A true JPH03119867A (ja) | 1991-05-22 |
Family
ID=17316059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25813989A Pending JPH03119867A (ja) | 1989-10-03 | 1989-10-03 | 同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03119867A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102867490A (zh) * | 2011-07-05 | 2013-01-09 | 乐金显示有限公司 | 选通驱动电路 |
-
1989
- 1989-10-03 JP JP25813989A patent/JPH03119867A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102867490A (zh) * | 2011-07-05 | 2013-01-09 | 乐金显示有限公司 | 选通驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4238770A (en) | Vertical synchronizing signal detector circuit | |
| JPH06101804B2 (ja) | 垂直同期タイミング信号発生回路 | |
| JPS626393B2 (ja) | ||
| JPH03119867A (ja) | 同期分離回路 | |
| US4364091A (en) | Equalizing pulse removal circuit | |
| US5172239A (en) | Signal generator for generating a control signal including a reference signal and signal separator for separating the reference signal from the control signal | |
| JPH0218636B2 (ja) | ||
| JPS6399692A (ja) | カラ−フレ−ム検出回路 | |
| JP2623794B2 (ja) | 時間軸誤差補正装置 | |
| JPH04180365A (ja) | ノイズパルス除去回路 | |
| JPS59193680A (ja) | テレビ放送方式の自動判別方式 | |
| JP3475773B2 (ja) | 映像信号処理装置及び液晶表示装置 | |
| JP3024725B2 (ja) | スキューパルス検出回路 | |
| JP2604424B2 (ja) | 同期分離回路 | |
| JPH0136381Y2 (ja) | ||
| JPS6155824B2 (ja) | ||
| JPH0364181A (ja) | 変速再生モード検出回路 | |
| JPS62200876A (ja) | 垂直同期分離回路 | |
| JPH05167881A (ja) | 入力信号エラー検出回路 | |
| JPS63158977A (ja) | フイ−ルド判別回路 | |
| JPH0234510B2 (ja) | ||
| JPH0646800B2 (ja) | 磁気記録再生装置 | |
| JPH09130644A (ja) | フィールド判別回路 | |
| JPH07121101B2 (ja) | 磁気記録再生装置 | |
| JPH0793696B2 (ja) | 垂直同期分離回路 |