JPH03117019A - Ｃｍｏｓ型出力バッファ回路 - Google Patents
Ｃｍｏｓ型出力バッファ回路Info
- Publication number
- JPH03117019A JPH03117019A JP1254250A JP25425089A JPH03117019A JP H03117019 A JPH03117019 A JP H03117019A JP 1254250 A JP1254250 A JP 1254250A JP 25425089 A JP25425089 A JP 25425089A JP H03117019 A JPH03117019 A JP H03117019A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- circuit
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 title claims abstract description 24
- 230000007257 malfunction Effects 0.000 abstract description 2
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 abstract 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＣＭＯＳ型出力バフフフ
る。
出力バッファ回路は、表示用ドライブ回路などに多く用
いられている。
いられている。
従来からＭｏＳトランジスタのオープンドレイン構造の
出力バッファを複数有する表示用ドライブ回路では、１
出力では電流ドライブ能力が不足するときに、複数出力
を並列に接続して共通負荷に電流供給していた。
出力バッファを複数有する表示用ドライブ回路では、１
出力では電流ドライブ能力が不足するときに、複数出力
を並列に接続して共通負荷に電流供給していた。
最近では、消費電力の低減などのために、第３図に示す
入力端Ｄｌ〜Ｄ３にそれぞれ入力信号８１〜Ｓ３を入力
するＣＭＯ８）ランジスタ・バッファＢ，〜Ｂ３を有す
る出力バッファ部４で出力端Ｙ１〜￥３を並列接続して
共通負荷ＲＬを駆動している。
入力端Ｄｌ〜Ｄ３にそれぞれ入力信号８１〜Ｓ３を入力
するＣＭＯ８）ランジスタ・バッファＢ，〜Ｂ３を有す
る出力バッファ部４で出力端Ｙ１〜￥３を並列接続して
共通負荷ＲＬを駆動している。
その場合は、三つの入力信号Ｓｌ〜Ｓ３を全て“Ｈｏ“
またはＬ”に一致させる。
またはＬ”に一致させる。
上述した従来のＣＭＯＳ型出力バフフフフ
動する場合に、出力バッファ部のすべての出力信号が“
Ｈｏまたは’ Ｌ ”状態に設定されていれば回路特性
上問題ないが、ノイズ等によって一つでも他と異った論
理状態になると、ＣＭＯ８）ランジスタを介して電源間
が短絡状態となり、集積回路が損焼するという欠点があ
った。
Ｈｏまたは’ Ｌ ”状態に設定されていれば回路特性
上問題ないが、ノイズ等によって一つでも他と異った論
理状態になると、ＣＭＯ８）ランジスタを介して電源間
が短絡状態となり、集積回路が損焼するという欠点があ
った。
特に第３図の表示用ドライブ回路では、入力データ部が
フリップフロップによるシフトレジスタ構造となってい
るため、各出力論理の一致を設定するのは複雑であった
。
フリップフロップによるシフトレジスタ構造となってい
るため、各出力論理の一致を設定するのは複雑であった
。
本発明の目的は、複数の入力信号の誤設定による駆動問
題を起さないＣＭＯＳ回路を提供することにある。
題を起さないＣＭＯＳ回路を提供することにある。
本発明のＣＭＯＳ型出力バフフフ
入力信号のＯＲ信号（ＡＮＤ信号）及び制御信号の反転
信号のＡＮＤ信号と、前記複数入力信号の内の一入力信
号及び前記制御信号のＡＮＤ信号とのＯＲ信号をＣＭＯ
８＋ヘランジスタ・バッファに供給する信号選択部を複
数個含んで構成されている。
信号のＡＮＤ信号と、前記複数入力信号の内の一入力信
号及び前記制御信号のＡＮＤ信号とのＯＲ信号をＣＭＯ
８＋ヘランジスタ・バッファに供給する信号選択部を複
数個含んで構成されている。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。
ＣＭＯＳ型出力バフフフ
号８１〜Ｓ３を入力し三入力ＯＲ信号ＳＯＲを出力する
ＯＲゲー）ＯＲと、信号ＳＡと、入力信号Ｓ１および制
御信号Ｓ。を入力するＡＮＤ回路ＡＮＤ，のＡＮＤ出力
信号ＳＡＩとのＯＲ．出力信号ＳＯＩを出力する信号選
択回路３ａと、出力信号ＳＯＩを入力し出力端子Ｙｌに
バッファ出力ＳＹＩを供給するＣＭＯ８）ランジスタ・
バッファＢ１を含む出力バッファ部とを有している。
ＯＲゲー）ＯＲと、信号ＳＡと、入力信号Ｓ１および制
御信号Ｓ。を入力するＡＮＤ回路ＡＮＤ，のＡＮＤ出力
信号ＳＡＩとのＯＲ．出力信号ＳＯＩを出力する信号選
択回路３ａと、出力信号ＳＯＩを入力し出力端子Ｙｌに
バッファ出力ＳＹＩを供給するＣＭＯ８）ランジスタ・
バッファＢ１を含む出力バッファ部とを有している。
各信号選択回路３。〜３。は、同一回路構成であるが、
ＡＮＤ回路ＡＮＤ，〜ＡＮＤ３の入力信号８１〜Ｓ３に
対応して○Ｒ出力信号Ｓ。１〜ＳＯ３がＣＭＯＳトラン
ジスタ・バッファＢ１〜Ｂ３に供給されている。
ＡＮＤ回路ＡＮＤ，〜ＡＮＤ３の入力信号８１〜Ｓ３に
対応して○Ｒ出力信号Ｓ。１〜ＳＯ３がＣＭＯＳトラン
ジスタ・バッファＢ１〜Ｂ３に供給されている。
第２図は第１図の回路の動作を説明するための論理図で
ある。
ある。
（ａ）出力信号（ＯＲ回路）に示すように、制御端子Ｃ
０ＮＴに入力する制御信号Ｓｃを“Ｌ″レベルしたとき
には、○Ｒゲートの信号ＳＯＲが信号選択回路３ａのＡ
ＮＤ信号ＳＡＩにより選択され出力端子Ｙ１に出力バッ
ファ信号ＳＹＩが出力される。
０ＮＴに入力する制御信号Ｓｃを“Ｌ″レベルしたとき
には、○Ｒゲートの信号ＳＯＲが信号選択回路３ａのＡ
ＮＤ信号ＳＡＩにより選択され出力端子Ｙ１に出力バッ
ファ信号ＳＹＩが出力される。
出力端子Ｙ２およびＹ３の出力信号ＳＹ３，ＳＹ。
も同様にしてそれぞれＡＮＤ信号ＳＡ□，ＳＡ３により
出力バッファ信号ＳＹ２． ＳＹ３が出力される。
出力バッファ信号ＳＹ２． ＳＹ３が出力される。
制御信号Ｓ。が゛′Ｌ″レベルのときには、入力信号８
１〜Ｓ３のいずれかが“′Ｈ゛Ｈｏルであれば、３つの
出力信号ＳＹ１〜ＳＹ３はすべて“Ｈ ”レベルとなる
。
１〜Ｓ３のいずれかが“′Ｈ゛Ｈｏルであれば、３つの
出力信号ＳＹ１〜ＳＹ３はすべて“Ｈ ”レベルとなる
。
すなわち、出力端子Ｙ１〜Ｙ３を並列接続したときに、
本来入力信号８１〜Ｓ３は一致していなければならない
が、仮に入力信号の一つが誤ってＬ“レベルに設定され
てもいずれかの入力信号の“Ｈ ”状態が優先され出力
される。
本来入力信号８１〜Ｓ３は一致していなければならない
が、仮に入力信号の一つが誤ってＬ“レベルに設定され
てもいずれかの入力信号の“Ｈ ”状態が優先され出力
される。
従って、出力信号ＳＹｌ，ＳＹ３は必ずＩＩ Ｈ ＩＩ
か′“Ｌ”に一致する。
か′“Ｌ”に一致する。
このように並列にして負荷を接続すると、同一のＣＭＯ
８）ランジスタ・バッファＢ１〜Ｂ３が３回路並列にな
るので、出力のドライブ能力は３倍にすることができ、
かつ一つの信号の誤入力によるＣＭＯＳトランジスタの
破壊を防止する。
８）ランジスタ・バッファＢ１〜Ｂ３が３回路並列にな
るので、出力のドライブ能力は３倍にすることができ、
かつ一つの信号の誤入力によるＣＭＯＳトランジスタの
破壊を防止する。
制御信号ＳｃをＨ ｎレベルとしたときには、入力信号
Ｓ１は他の入力信号Ｓ２，Ｓ．とは独立に出力端子Ｙ１
に出力される。
Ｓ１は他の入力信号Ｓ２，Ｓ．とは独立に出力端子Ｙ１
に出力される。
同様にして入力信号Ｓ２は出力端子Ｙ２に、入力信号Ｓ
３は出力端子Ｙ，に各々独立に出力され、その動作は従
来のＣＭＯＳ型出力バフフフフフ 本発明の他の実施例として、第１図の三信号入力部２の
三入力ＯＲ回路ＯＲを三入力ＡＮＤ回路に置き換えるこ
とができる。
３は出力端子Ｙ，に各々独立に出力され、その動作は従
来のＣＭＯＳ型出力バフフフフフ 本発明の他の実施例として、第１図の三信号入力部２の
三入力ＯＲ回路ＯＲを三入力ＡＮＤ回路に置き換えるこ
とができる。
この場合は、第２図の（ｂ）出力信号（ＡＮＤ回路）に
示すように、制御信号ＳＣが“Ｌ ”レベル状態に設定
され、かつ入力信号Ｓ１〜Ｓ３がすべて“Ｈ″レベル一
致したときのみ出力信号が” Ｈ”レベルとなる。
示すように、制御信号ＳＣが“Ｌ ”レベル状態に設定
され、かつ入力信号Ｓ１〜Ｓ３がすべて“Ｈ″レベル一
致したときのみ出力信号が” Ｈ”レベルとなる。
一般に蛍光表示管をドライブする場合、出力が” Ｈ”
レベル状態で点灯するので、並列接続時に入力信号が誤
って設定され誤点灯を防ぐためには本実施例の回路の方
が動作が好ましい。
レベル状態で点灯するので、並列接続時に入力信号が誤
って設定され誤点灯を防ぐためには本実施例の回路の方
が動作が好ましい。
上述の実施例で、三入力信号の三出力信号の出力バッフ
ァ回路を示したが、本発明は３個以外の複数の人、出力
端子を有するＣＭＯ３型Ｏ３型出力バフフフ 〔発明の効果〕 以上説明じなように本発明は、信号選択部を介すること
により複数の出力端子の並列接続による共通負荷駆動が
可能で、入力データの誤設定による集積回路の損焼や負
荷の誤動作の防止ができる効果がある。
ァ回路を示したが、本発明は３個以外の複数の人、出力
端子を有するＣＭＯ３型Ｏ３型出力バフフフ 〔発明の効果〕 以上説明じなように本発明は、信号選択部を介すること
により複数の出力端子の並列接続による共通負荷駆動が
可能で、入力データの誤設定による集積回路の損焼や負
荷の誤動作の防止ができる効果がある。
第１図は本発明の一実施例の回路図、第２図は第１図の
動作を説明するための論理図、第３図は従来のＣＭＯ３
型Ｏ３型出力バフフフ 図である。 １・・・ＣＭＯ３型Ｏ３型出力バフフフ入力部、３ａ〜
３ｏ・・・信号選択部、４・・出力バッファ部、ＡＮＤ
−ＡＮＤ．・・・二人力ＡＮＤ回路、Ｂ１〜Ｂ，・・・
ＣＭＯ８）ランジスタ・バッファ、ＯＲ・・・三入力Ｏ
Ｒ回路、Ｓｌ〜ＳＳ・・・入力信号、Ｓ Ａ 〜Ｓ Ａ
３・− Ａ Ｎ Ｄ信号、Ｓｃ−制御信号、ＳＯｔ〜Ｓ
Ｏ３・・・ＯＲ出力信号、ＳＯＲ・・・三入力ＯＲ出力
信号、ＳＹＩ〜ＳＹ３・・・出力信号。
動作を説明するための論理図、第３図は従来のＣＭＯ３
型Ｏ３型出力バフフフ 図である。 １・・・ＣＭＯ３型Ｏ３型出力バフフフ入力部、３ａ〜
３ｏ・・・信号選択部、４・・出力バッファ部、ＡＮＤ
−ＡＮＤ．・・・二人力ＡＮＤ回路、Ｂ１〜Ｂ，・・・
ＣＭＯ８）ランジスタ・バッファ、ＯＲ・・・三入力Ｏ
Ｒ回路、Ｓｌ〜ＳＳ・・・入力信号、Ｓ Ａ 〜Ｓ Ａ
３・− Ａ Ｎ Ｄ信号、Ｓｃ−制御信号、ＳＯｔ〜Ｓ
Ｏ３・・・ＯＲ出力信号、ＳＯＲ・・・三入力ＯＲ出力
信号、ＳＹＩ〜ＳＹ３・・・出力信号。
Claims (2)
- （１）複数入力信号のＯＲ信号及び制御信号の反転信号
のＡＮＤ信号と、前記複数入力信号の内の一入力信号及
び前記制御信号のＡＮＤ信号とのＯＲ信号をＣＭＯＳト
ランジスタ・バッファに供給する信号選択部を複数個含
むことを特徴とするＣＭＯＳ型出力バッファ回路。 - （２）複数入力信号のＡＮＤ信号及び制御信号の反転信
号のＡＮＤ信号と、前記複数入力信号の内の一入力信号
及び前記制御信号のＡＮＤ信号とのＯＲ信号をＣＭＯＳ
トランジスタ・バッファに供給する信号選択部を複数個
含むことを特徴とするＣＭＯＳ型出力バッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254250A JPH03117019A (ja) | 1989-09-28 | 1989-09-28 | Ｃｍｏｓ型出力バッファ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1254250A JPH03117019A (ja) | 1989-09-28 | 1989-09-28 | Ｃｍｏｓ型出力バッファ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03117019A true JPH03117019A (ja) | 1991-05-17 |
Family
ID=17262374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1254250A Pending JPH03117019A (ja) | 1989-09-28 | 1989-09-28 | Ｃｍｏｓ型出力バッファ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03117019A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7289572B2 (en) | 2002-10-07 | 2007-10-30 | International Business Machines Corporation | Method and system for scalable pre-driver to driver interface |
-
1989
- 1989-09-28 JP JP1254250A patent/JPH03117019A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7289572B2 (en) | 2002-10-07 | 2007-10-30 | International Business Machines Corporation | Method and system for scalable pre-driver to driver interface |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0332077A2 (en) | Semiconductor integrated circuit using bipolar transistor and CMOS transistor | |
| JPH05283997A (ja) | リセット回路 | |
| JPH03117019A (ja) | Ｃｍｏｓ型出力バッファ回路 | |
| JP2820131B2 (ja) | 液晶駆動方法および液晶駆動回路 | |
| US7079104B2 (en) | Semiconductor device and liquid crystal panel display driver | |
| JPH0560845A (ja) | デイジタル集積回路 | |
| JPS63120522A (ja) | 半導体集積回路 | |
| JP3470785B2 (ja) | データ入出力回路 | |
| US7327589B2 (en) | Full-bridge circuit | |
| JP3687217B2 (ja) | 半導体装置 | |
| JPH01186017A (ja) | 入力制御回路 | |
| SE9402551L (sv) | Anordning vid en bildbehandlingsprocessor | |
| JPH05191263A (ja) | 半導体回路 | |
| US7502879B2 (en) | Integrated circuits with interchangeable connectors | |
| JPH11163718A (ja) | 論理ゲート | |
| JPH06348378A (ja) | レジスタ未使用ビット処理回路 | |
| JPH05184066A (ja) | 出力ドライブ回路 | |
| JPH0254617A (ja) | 入出力バッファ回路 | |
| JPH11136119A (ja) | 入力回路 | |
| JP2003233451A (ja) | 制御回路 | |
| JPH06195304A (ja) | バス競合防止回路 | |
| JPH01264312A (ja) | 半導体スイッチ制御回路 | |
| JPH04271516A (ja) | 半導体集積回路装置 | |
| JPH02181782A (ja) | ７セグメント素子群の点灯方法 | |
| JPS6298658A (ja) | 集積回路 |