JPH03116247A - 障害情報保持回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプロセッサを有するプログラム制御装置に係わ
り、特に障害情報の保持を行う障害情報保持回路に関す
る。

〔従来の技術〕

プロセッサを有するプログラム制御装置は複雑な制御を
行うことができ、多方面での利用が行われている。この
ようなプログラム制御装置では、何らかの障害が発生し
、これをプロセッサが検出した場合、その時点での装置
内部の状態を示す情報をできるだけ詳細に保持すること
が行われる。

これにより、その障害の原因をより正確に解析すること
ができ、そのような障害の再発防止のための対策を講じ
ることができる。

従来、このような障害情報の保持は、障害検出後に外部
の装置に内部状態データを送出するか、あるいは使用さ
れていないメモリ領域に必要な内部情報を格納すること
により行われていた。

〔発明が解決しようとする課題〕

このような従来の障害情報保持方法では、障害が検出さ
れた後にその障害情報の送出あるいは退避を行うように
なっているため、復旧に要する時間がかかっていた。従
って、例えば銀行のオンラインシステムなどのように常
時サービスを提供するシステムにおいては、致命的とな
るという欠点があった。また、そうでないシステムにお
いても稼動率を低下させるという欠点があった。

そこで本発明の目的は、障害情報の退避に要する時間を
短くし、かつ詳細な内部情報を保持することができる障
害情報保持回路を提供することにある。

〔課題を解決するための手段〕 本発明では、（ｉ）自己のシステムの内部状態を表わす
状態表示データを格納するための第１のメモリおよび第
２のメモリと、（ｉｊ）この状態表示データを第１のメ
モリおよび第２のメモリの双方の同一アドレスに対しパ
ラレルに書き込むとともに第２のメモリからのみ状態表
示データの読み出しを行う第１のデータ読み書き手段と
、（ｉｉｉ　）第２のメモリに対してのみ状態表示デー
タの読み書きを行う第２のデータ読み書き手段と、（ｉ
ｖ）自己のシステムに障害が発生したときにこれを検出
する検出手段と、（ｖ）この検出手段が障害を検出した
ときその時点での状態表示データを第１のメモリに保存
させるデータ保存手段と、（ｖｉ）このデータ保存手段
により第１のメモリへの状態表示データの保存が終了し
たのち、第１のデータ読み書き手段から第２のデータ読
み書き手段への切り換えを行う切換手段とを障害情報保
持回路に具備させる。

そして本発明では、通常状態では第１のメモリを動作系
メモリとして使用し状態表示データの読み書きを行うと
共に、第２のメモリの同一のアドレスにも同時に書き込
みを行う。また、障害検出時にはその時点での状態表示
データを保存したのち、第２のメモリを動作系メモリと
して状態表示データの読み書きに使用するよう切り換え
ることにする。

〔実施例〕

以下、実施例につき本発明の詳細な説明する。

第１図は本発明の一実施例における障害情報保持回路を
表わしたものである。

この回路には、同じメモリサイズの第１のワークメモリ
１１および第２のワークメモリ１２が備えられ、データ
バス１３、アドレスバス１４を介し、プロセッサ１５に
対しそれぞれパラレルに接続されている。このプロセッ
サ１５には切換要求信号出力端子Ｓ１ライト端子Ｗ１お
よびリード端子Ｒが備えられ、それぞれ切換制御回路１
７に接続されている。この切換制御回路１７からは、２
つのライト信号２５．２６および２つのリード信号２７
．２８が出力され、それぞれ第１、第２のワークメモリ
１１．１２のライト端子Ｗ１リード端子Ｒに入力される
ようになっている。プロセッサ１５から切換制御回路１
７に人力されるライト信号２１およびリード信号２２は
、同じくプロセッサ１５から入力される切換要求信号２
３により、第１および第２のワークメモリ１１．１２に
対するライト信号２５．２６およびリード信号２７．２
８に変換されるようになっている。

また、プロセッサ１５とは別に障害処理専用プロセッサ
１８が設けられ、データバス１３、アドレスバス１４に
接続されるとともに、切換制御回路１７に対し障害情報
読出要求信号１９および障害情報読出完了信号１６を送
出するようになっている。

ただし本実施例では、プロセッサ１５が使用するメモリ
領域と全く同等のメモリを２系統分もつ必要はなく、障
害検出時の内部情報として一時保持する必要のあるメモ
リ領域のみについて２系統分持てばよい。また、第１図
ではプログラム格納用のメモリなどは省略しである。

次に、以上のような構成の障害情報保持回路の動作を説
明する。

システムが正常な場合、すなわち通常状態においては、
切換制御回路１７には切換要求信号２３は何ら入力され
ない。従って、切換制御回路１７では、第１、第２のワ
ークメモリ１１．１２双方の同一アドレスに対するデー
タの書き込みと第１のワークメモリ１１だけからのテ′
−夕の読み出しを行うように、ライト信号２５．２６お
よびリード信号２７．２８の制御を行う。

一方、システムに障害が発生したときには、プロセッサ
１５はこれを検出し、切換要求信号２３を切換制御回路
１７に送出する。これにより切換制御回路１７では、第
２のワークメモリ１２に対してのみデータの読み書きを
行うようにライト信号２５．２６およびリード信号２７
．２８の制御を行う。

第２図は、第１図の切換制御回路１７を詳細に表わした
ものである。この回路で、ＲＳフリップフロップ３１の
リセット端子Ｒには２つに分岐された切換要求信号２３
の一方が、またセット端子Ｓには障害処理専用プロセッ
サ１８からの障害情報続出完了信号１６が入力されるよ
うになっている。出力端子Ｑからは、これら切換要求信
号２３または障害情報読出完了信号１６の人力に応じて
論理“０”、または論理“１″のレベルに変化する状態
表示信号３２が出力される。この状態表示信号３２は２
つに分岐され、第１、第２のオア回路３３．３４の入力
端子のそれぞれ一方に入力されるようになっている。

一方、２つに分岐された切換要求信号２３のもう一方は
、ＪＫフリップフロップ３５のクロック端子ＣＬＫに人
力される。このＪＫフリップ７０ツブ３５のＪ端子およ
びに端子は常時論理“１”に設定されているため、その
出力端子Ｑから出力される動作系メモリ表示信号３Ｇは
、切換要求信号２３が入力されるごとに論理レベルがト
グル的に反転するようになっている。この動作系メモリ
表示信号３６は、障害処理専用プロセッサ１５からの障
害情報読出要求信号１９とともに排他的論理和回路３７
に入力される。この排他的論理和回路３７の出力側は３
つに分岐され、このうちの１つはインバータ３９を介し
てさらに２つに分岐され、第２のオア回路３４、および
第４のアンド回路４１に接続されている。排他的論理和
回路３７の出力の他の２つは、それぞれ第１のオア回路
３３および第３のアンド回路４２に接続されている。こ
れら第３、第４のアンド回路４２．４１のそれぞれ他方
の入力端子には、プロセッサ１５からのリード信号２２
が２つに分岐されて人力されるようになっている。また
、第１、第２のアンド回路４４．４５には、それぞれ第
１、第２のオア回路３３．３４からの出力が入力される
とともに、プロセッサ１５からのライト信号２１が２つ
に分岐されて入力される。そして、これら第１〜第４の
アンド回路４４．４５．４２．４１からは、それぞれ第
１、第２のワークメモリ１１．１２用のライト信号２５
．２６、リード信号２７．２８が出力されるようになっ
ている。

次に、第３図とともに、以上のような構成の切換制御回
路１７の動作を説明する。

システムが当初、通常状態にあるときには、動作系メモ
リ表示信号３６　（第３図ｂ）および状態表示信号３２
　（同図ｄ）は、いずれも論理“１”レベルとなってい
る。この状態で、ライト信号２１　（同図ｅ）を論理“
１”にすると、第１および第２のアンド回路４４．４５
から出力される第１のワークメモリ１１用のライト信号
２５および第２のワークメモリ１２用のライト信号２６
はいずれも論理“１”となる（同図ｈ、］）。これによ
り、このシステムは、双方のワークメモリの、アドレス
バス１４で指定される同じアドレスに対し、データバス
１３を介してデータを書き込むことができる状態となる
。また、リード信号２２　（同図ｆ）を論理“１”にす
ると、第３のアンド回路４２から出力される第１のワー
クメモリ１１用のリード信号２７　（同図Ｊ）のみが論
理“１”となり、この第１のワークメモリ１１だけから
読み出しが行われる状態となる。このように、通常状態
においては第１のワークメモリ１１が動作系メモリとし
て読み書きに使用されるとともに、第２のワークメモリ
１２に対してもデータの書き込みが行われることになる
。すなわち、第２のワークメモリ１２の通常使用は禁止
される。

一方、システムに障害が発生すると、プロセッサ１５は
これを検出し、切換要求信号２３　（同図ａ）をＪＫフ
リップフロップ３５のクロック端子ＣＬＫおよびＲＳフ
リップフロップ３１のリセット端子Ｒに供給する。これ
により、動作系メモリ表示信号３６および状態表示信号
３２は論理“０″となるため、第２のワークメモリ１２
が動作系メモリになるとともに、システムの状態は障害
情報の読み出し待ちを含む復旧期間となる。プロセッサ
１５は、この第２のワークメモリ１２を使用することに
より、直ちに切換制御回路１７以外の部分について、処
理続行に必要最小限の範囲の初期化処理を行う。

この状態で、リード信号２２を論理″１”とすると、こ
れと同時に障害処理専用プロセッサ１８（第１図）から
の障害情報読出要求信号１９（第３図ｇ）も論理“１”
となる。これにより、第３のアンド回路４２から出力さ
れる第１のワークメモリ１１用のリード信号２７（同図
ｊ）のみが論理′１″となり、既にこの第１のワークメ
モリ１１に保存されている障害情報の読み出しが行われ
る。

この障害情報の読み出しが終了すると、障害処理専用プ
ロセッサ１８から障害情報続出完了信号１６　（同図Ｃ
）が出力され、ＲＳフリップフロップ３１のセット端子
Ｓに供給される。これにより、状態表示信号３２は論理
“１”レベルに変化する。

すなわち、システムは、第２のワークメモリ１２を動作
系メモリとしたまま通常状態に復帰することとなる。

次に、第２のワークメモリ１２が動作系メモリとなった
後の通常状態の動作を説明する。

この場合、動作系メモリ表示信号３６　（第３図ｂ）は
論理“０”レベル、状態表示信号３２　（同図ｄ）は、
論理“１″となっている。この状態で、ライト信号２１
　（同図ｅ）を論理“１”にすると、第１および第２の
アンド回路４４．４５から出力される第１、第２のワー
クメモＩＪＩＩ１．１２用のライト信号２５．２６はい
ずれも論理“１”となる（同図ｈ１１）。これにより、
このシステムは、双方のワークメモリの、アドレスバス
１４で指定される同じアドレスに対し、データバス１３
を介してデータを書き込むことができる状態となる。

また、リード信号２２　（同図ｆ）を論理“１”にする
と、第４のアンド回路４１から出力される第２のワーク
メモリ１２用のリード信号２８　（同図ｋ）のみが論理
“１”となり、この第２のワークメモリ１２だけから読
み出しが行われる状態となる。このように、障害が復旧
した後の通常状態においては第２のワークメモリ１２が
動作系メモリとして読み書きに使用されるとともに、第
１のワークメモリ１１に対しても、データの書き込みが
行われる。すなわち、第１のワークメモリ１１０通常使
用は禁止されることとなる。

この状態で再びシステムに障害が発生すると、プロセッ
サ１５はこれを検出し、切換要求信号２３　（同図ａ）
を出力する。これにより、動作系メモリ表示信号３６は
論理“１″となり、再び第１のワークメモリ１１が動作
系メモリとなる。このとき、状態表示信号３２は論理“
０”となるため、システムの状態は障害情報の読み出し
待ちを含む復旧期間となる。プロセッサ１５は、この動
作系となった第１のワークメモリ１１を使用することに
より、直ちに切換制御回路１７以外の部分について、処
理続行に必要最小限の範囲の初期化処理を行う。

この状態で、リード信号２２（同図ｆ）を論理“１”と
すると、同時に障害処理専用プロセッサ１８　（第１図
）からの障害情報続出要求信号１９（第３図ｇ）も論理
“１”となる。これにより、第４のアンド回路４１から
出力される第２のワークメモリ１２用のリード信号２８
　（同図ｋ）のみが論理“１”となり、この第２のワー
クメモリ１２に既に保存されている障害情報の読み出し
が行われる。

この障害情報の読み出しが終了すると、障害処理専用プ
ロセッサ１８から障害情報続出完了信号１６　（同図Ｃ
）が出力され、ＲＳフリップフロッブ３１のセット端子
Ｓに供給される。これにより、状態表示信号３２は論理
“１”レベルに変化する。

すなわち、システムは、動作系メモリを第１のワークメ
モリ１１として通常状態に復帰することとなる。

このようにして、障害が検出されるごとに、第１のワー
クメモリ１１または第２のワークメモリ１２を動作系メ
モリとして使用するよう交互に切り換えが行われること
になる。

なお本実施例では、障害検出後に必要最小限の初期化を
行ったのち、非動作系のワークメモリから障害情報を読
み出すことにより通常状態に復旧することとしたが、初
期化後、直ちに通常状態への復旧を行ってから障害情報
の読み出しを行ってもよい。この場合、障害処理専用プ
ロセッサを用いる他、保守者が直接、非動作系のワーク
メモリから読み出すこととしてもよいのはもちろんであ
る。

〔発明の効果〕

以上説明したように、本発明によれば通常状態では第１
のメモリに読み書きを行うと共に第２のメモリにも書き
込みを行い、障害検出時には第２のメモリのみを使用す
ることにしたので、障害が発生した時点で既に障害情報
が第２のメモリに保存されていることとなる。従って、
障害発生後にあらためて障害情報を外部装置または内部
の使用されていないメモリ領域に退避する必要がなく、
メモリ切り換えと最小限の初期化という極めて短時間の
処理のみによりシステムの復旧を行うことができる。こ
のように、障害発生後の復旧処理を迅速に行うことがで
きるという効果がある。

【図面の簡単な説明】

図面は本発明の一実施例を説明するためのもので、この
うち第１図は障害情報保持回路を示すブロック図、第２
図は第１図の障害情報保持回路における切換制御回路の
詳細を示すブロック図、第３図は第２図における切換制
御回路の動作を説明するためのタイミング図である。 １１・・・・・・第１のワークメモリ、１２・・・・・
・第２のワークメモリ、３・・・・・・データバス、１
４・・・・・・アドレスバス、５・・・・・・プロセッ
サ、１７・・・・・・切換制御回路、８・・・・・・障
害処理専用プロセッサ、１・・・・・・ＲＳフリップフ
ロップ、３．３４・・・・・・オア回路、 ５・・・・・・ＪＫフリップフロップ、７・・・・・・
排他的論理和回路、 ９・・・・・・インバータ、 １．４２．４４．４５・・・・・・アンド回路。

Claims (1)

1. 【特許請求の範囲】 自己のシステムの内部状態を表わす状態表示データを格
   納するための第１のメモリおよび第２のメモリと、 前記状態表示データを前記第１のメモリおよび第２のメ
   モリの双方の同一アドレスに対しパラレルに書き込むと
   ともに前記第２のメモリからのみ前記状態表示データの
   読み出しを行う第１のデータ読み書き手段と、 前記第２のメモリに対してのみ前記状態表示データの読
   み書きを行う第２のデータ読み書き手段と、 自己のシステムに障害が発生したときにこれを検出する
   検出手段と、 この検出手段が障害を検出したときその時点での状態表
   示データを前記第１のメモリに保存させるデータ保存手
   段と、 このデータ保存手段により前記第１のメモリへの前記状
   態表示データの保存が終了したのち、前記第１のデータ
   読み書き手段から前記第２のデータ読み書き手段への切
   り換えを行う切換手段とを具備することを特徴とする障
   害情報保持回路。