JPS63273950A - 二重化メモリを備えたデ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 中央処理装置、主系メモリ、副系メモリ、および、゛続
出しデータの誤り検査手段を備えた再読出し装置を具備
するデータ処理装置であって９通常時は再読出し装置は
主系メモリからデータを読み出して中央処理装置に与え
、続出しデータに誤りがあることが検査手段で検出され
たら読出し先を副系メモリに切り換えるようにした。

〔産業上の利用分野〕

本発明は二重化メモリを備えたデータ処理装置に関する
。

〔従来の技術〕

従来、メモリを二重化してデータ処理の信幀性を高めた
データ処理装置が知られている。このものは主系メモリ
と副系メモリの２つのメモリを備え、中央処理装置はデ
ータ処理にあたってデータを両系のメモリに書き込み、
データを読み出す際には両系のメモリから読み出してそ
れぞれについてパリティチェック等を行い、エラーのな
い正しいデータの方をデータ処理に使用するものである
。

〔発明が解決しようとする問題点〕

上述の方式による場合、副系メモリの配置位置が中央処
理装置から物理的に離れていると、副系メモリに対する
アクセスに時間がかかり、したがってシステム全体のア
クセス速度が遅くなるという問題点がある。

〔問題点を解決するための手段〕

第１図は本発明にかかる原理ブロック図である。

本発明においては、中央処理装置１０．主系メモリ１１
、副系メモリ１２．および、主系メモ１月１および副系
メモリ１２の一方からデータを読み出して中央処理袋Ｒ
１０に与えるメモリ再読出し装置１３を具備し、メモリ
再読出し装置１３は読み出したデータの誤り検査を行う
検査手段１４を備えており９通常時は主系メモ１月１か
らデータの読出しを行い、その読出しデータに誤りがあ
ることが検査手段１４によって検出されたらデータ読出
し先を副系メモリ弗に切り換えるように構成された。二
重化メモリを備えたデータ処理装置が提供される。

〔作　用〕

中央処理装置１０は通常時、メモリ再読出し装置１３に
よって主系メモリ１１からデータを読み出してデータ処
理を行っているが、検査システム１４によって読出しデ
ータの異常が検出された場合はメモリ再読出し装置１３
が中央処理装置１０を一時的に待合せさせ、データ読出
し先を副系メモ１月２に切り換えて正常なデータを中央
処理装置１０に送る。

〔実施例〕

以下９本発明の実施例を図面を参照して説明する。

第２図は本発明の一実施例としての二重化メモリを備え
たデータ処理装置を示すブロック図である０図中、■は
主系中央処理装置、２は副系中央処理装置、３は主系メ
モリ、４は副系メモリ、５および６はメモリ再読出し回
路である。メモリ再読出し回路５は両系のメモリ３およ
び４の一方からデータを読み出すことができるように構
成されており１通常は主系メモリ３からデータを読み出
して中央処理装置ｌに与える。同様にメモリ再読出し回
路６は両系のメモリ３および４の一方からデータを読み
出すことができ、通常は副系メモリ４からデータを読み
出して中央処理装置２に与えることができるよう構成さ
れている。

第３図は第２図におけるメモリ再読出し回路５の詳細な
構成を示すブロック図であり、メモリ再読出し回路６側
の構成も同じであるが、ここでは図面を簡明にするため
メモリ再読出し回路６例の構成および書込み回路の構成
は省略されている。

図中、５０はメモリから読み出したデータのパリティチ
ェックを行うパリティチェッカー、　５１．５２゜およ
び６０はラッチ、５３はタイミング回路、５４およびは
ゲート回路、５６はデータバス、５７はアドレスバス、
５８は読出し制御線、５９は待合せ制御Ｉｌ線である。

本実施例装置の動作を以下に説明する。まず全体的な動
作を説明すると１通常は主系の中央処理装置ｌがメモリ
再読出し回路５を介して主系メモＵ　３および副系メモ
リ４に対してデータの書込みを行い、一方、データの読
出しは主系メモリ３からのみ行って高速アクセスを実現
している。データの読出しに際し、メモリ再読出し回路
５のパリティチェッカー５０が読出しデータのエラーを
検出すると、メモリ再読出し回路５は中央処理装置１に
それを通知してその処理を一時的に待合せさせ。

その間に副系メモリ４にアクセスして主系メモリ３の不
良部分のアドレスに対応するアドレスすなわちラッチ６
０に保持されているアドレスからデータを読み出し、そ
れを中央処理装置１に与える。

この場合、主系メモリ３の異常部分のアドレスの内容だ
けを副系メモリ４から読み出し、その後は再び主系メモ
リ３を用いて処理を続行することが可能である。しかし
異常を発生した主系メモリ３は以降の処理においても信
顛性に欠けるものであるから、この実施例では副系メモ
リ４を以降。

主系メモリとして使用するものとする。この場合。

メモリ４への高速アクセスを可能とするため、主系の中
央処理装置も中央処理装置１から中央処理装置２にその
制御を移行させる。

この移行の手順は従来から行われている一般的な方法に
よる。すなわち主系中央処理装置ｌは中央処理装置内の
、プログラムカウンタを含むレジスタの内容をメモリに
セーブし、副系の中央処理装置２に割込みをかける。副
系の中央処理袋Ｒ２は割込みがあると、メモリの内容を
中央処理装置内のレジスタに取り込み、プログラムカウ
ンタの番地から処理を続行する。このように主系メモリ
３の異常発生後は中央処理装置２およびメモリ４が主系
として作動され、中央処理装置１の仕事を引き継ぐ。

次にメモリ再読出し回路５における読出し動作の詳細を
、第４図を参照しつつ以下に説明する。

第４図は第３図中の各部の信号Ｓ　（ａ）〜Ｓ　（ｆ）
の波形を示す図である。

中央処理装置ｌはアドレスバス５７を介してアドレス信
号を主系メモリ３およびラッチ６ｏに送るとともに、読
出しパルスを制御線５９を介して主系メモリ３およびラ
フチロ０に送る。これにより主系メモリ３の当該アドレ
スからデータが読み出されるとともに、アドレス信号は
ラッチ６０に一時的に蓄えられる。読み出されたデータ
はゲート回路５４を介してデータバス５６に載せられて
中央処理装置１に送られるとともにパリティチェッカー
５０にも送られ、このパリティチェッカー５０でデータ
にエラーがないかをパリティチェックによって検査され
る。

パリティチェッカー５０においてデータのエラーが検出
されると、パリティチェッカー５０からラッチ５１およ
び５２に検出パルスＳ（ｇ）が送出され、それによりラ
ッチ５２がセット状態にされて中央処理袋２１に制御線
５８を介して待合せ信号が送出され。

中央処理装置１は待ち合わせ状態となる。同時にラッチ
５１もセット状態となって起動信号Ｓ　（ｆ）がタイミ
ング回路５３に送られ、それによりタイミング回路５３
は動作を開始する。

タイミング回路５３は主系バスイネーブル信号Ｓ　（ａ
）をディスエーブル状態にし、それによりゲート回路５
４をディスエーブル状態にして主系メモリ３からの読出
しデータが中央処理装置１に送出されないようにする。

次いで、ゲート回路５５に副系バスイネーブル信号Ｓ　
（Ｃ）を送ってそれをイネーブル状態にするとともに、
副系メモリ４に対して読出しパルスＳ　（ｂ）を送出し
て副系メモリ４を読出し状態にし、それにより副系メモ
リ４の読出しデータがゲート回路５５を介してデータバ
ス５６に載せられて中央処理装置１に送られるようにす
る。

この後、待合せ解除信号Ｓ　（ｄ）を出力してラッチ５
２をリセットし、制御線５８を介しての待合せ信号を解
除にして中央処理装置１を待合せ状態から動作状態に切
り換える。最後に副系続出し終了信号Ｓ　（ｅｌを出力
してタイミング回路５３を初期化する。

上述の動作によって主系の中央処理装置１は副系メモリ
４の内容を読み出すことができる。

本発明に実施にあたっては種々の変更態様が可能である
。例えば上述の実施例ではメモリだけでなく中央処理装
置も二重構成となっているが、主系メモリの障害発生後
に制御を副系中央処理装置に渡すものでなければ中央処
理装置は一つでもよいことは明らかである。

〔発明の効果〕

本発明によれば９通常時は単一メモリの場合の高速アク
セス速度でメモリアクセスが可能であり。

しかもメモリ障害が発生しても直ちに副系メモリに切り
換えてシステムダウンを防ぐことができるデータ処理装
置を提供できる。

【図面の簡単な説明】

第１図は本発明にかかる原理ブロック図、第２図は本発
明の一実施例としての二重化メモリを備えたデータ処理
装置を示すブロック図、第３図は第２゛図装置のメモリ
再読出し回路部分の要部の構成を示すブロック図、第４
図は第３図の各部信号波形を示すタイムチャートである
。 １−・主系中央処理装置 ２−副系中央処理装置 ３−・−生糸メモリ ４−・−副系メモリ ５−主系メモリ再読出し回路 ６−・副系メモリ再読出し回路 ５０・・−パリティチェッカー ５１、５２．６０−　ラッチ ５３−　タイミング回路 ５４、５５−ゲート回路 ５６・−データバス ５７・−・アドレスバス ５８−・−待合わせ制御線 ５９・・−読出し制御線

Claims (1)

1. 【特許請求の範囲】 中央処理装置（１０）、 主系メモリ（１１）、 副系メモリ（１２）、および、 主系メモリ（１１）および副系メモリ（１２）の一方か
   らデータを読み出して中央処理装置（１０）に与えるメ
   モリ再読出し装置（１３）、 を具備し、 メモリ再読出し装置（１３）は読み出したデータの誤り
   検査を行う検査手段（１４）を備えており、通常時は主
   系メモリ（１１）からデータの読出しを行い、その読出
   しデータに誤りがあることが検査手段（１４）によって
   検出されたらデータ読出し先を副系メモリ（１２）に切
   り換えるように構成されたことを特徴とする二重化メモ
   リを備えたデータ処理装置。