JPH03113665A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はマルチプロセッサ型のデータ処理装置に関し
、特にパケット交換装置など、装置内でのデータ転送を
含むデータ処理装置に関するものである。

〔従来の技術） 第３図は、例えば特開昭６１−１３４８６３号公報に示
された従来のデータ処理装置の構成を示すブロック図で
あり、図において、（ｌｃ）　、　（ｌｄ）はプロセッ
サモジュール、（２）はこれら複数のプロセッサモジュ
ールを接続する交換リンクであり、例えばバスやトーク
ンリングなどで構成される。（３）はデータバス、（４
ｃ）、　　（６ｃ）は共にプロセッサでなるデータ処理
部であり、特に（６Ｃ）は転送処理を行うため転送処理
部と呼ぶ。（５Ｃ）はデータメモリ、（９）はアクセス
制御ロジックで、データ処理部（４Ｃ）と転送処理部（
６Ｃ）からデータメモリ（５Ｃ）へのアクセスを制御す
る。（１２ｃ）はデータメモリ（５Ｃ）内に設けられた
転送処理待ち行列、（Ｌ３ｃ）はデータメモリ（５Ｃ）
内に設けられたデータ処理待ち行列である。

次に、この第３図に示したデータ処理装置の動作につい
て説明する。

データ処理待ち行列（１３ｃ）に加えられるデータは当
該プロセッサモジュール（ＩＣ）内で発生するか、また
は他のプロセッサモジュール（例えば（ｌｄ））から交
換リンク（２）を通して転送されるが、発生の都度また
は転送の都度データ処理待ち行列（１３ｃ）　　に加え
られる。データ処理部（４ｃ）はデータバス（３）経由
でデータメモリ（５ｃ）にアクセスし、データ処理待ち
行列（１３ｃ）を監視しており、ここに処理待ちデータ
が存在しておれは、データ処理待ち行列（ｔ３ｃ）内の
データに対し順次データ処理を行う。このデータ処理の
結果、他のプロセッサモジュールに転送すべきデータが
生成されるとこれを転送処理待ち行列（１２ｃ）　に加
える。

転送処理部（６ｃ）はデータバス（３）Ｍｉ由でデータ
メモリ（５ｃ）にアクセスし、転送処理待ち行列（１２
Ｃ）を監視しており、ここに処理待ちデータが存在して
おれば、転送処理待ち行列（１２ｃ）内のデータに対し
順次転送処理を行う。すなわち、交換リンク（２）上に
宛先アドレスと転送すべきデータを出力する。宛先アド
レスによって指定されたプロセッサモジュール（仮に（
１ｄ）とする）では交換リンク（２）上のデータをデー
タ処理待ち行列に加える。

また、第４図は、例えは特開昭５８−２０７１６５号公
報に示されたもう一つの従来のデータ処理装置における
プロセッサモジュールの構成を示すブロック図であり、
図において（４ｄ）、　　（４ｅ）はデータ処理部、（
５ｄ）はデータメモリ、（１９）はデータ処理部（４ｄ
）と（４ｅ）間においてデータ転送の際にデータメモリ
（５ｄ）上に書き込まれる転送データ、（２０）は上記
転送データの特定ビットで、転送の度毎に全て「１」あ
るいは「０」に交互に書き込み、これを転送フラグとし
て使用するようになされる。

次に、この第４図に示したデータ処理装置の動作につい
て説明する。

例えはデータ処理部（４ｄ）からデータ処理部（４ｅ）
にデータを転送する場合には、まずデータ処理部（４ｄ
）は一連の転送データ（ユ９）をデータメモリ（５ｄ）
に書き込み、この際に特定ビット（２０）を全て「１」
あるいは「０」として書き込む。そして次にデータ処理
部（４ｅ）は当該転送データ（１９）を読み出す際に特
定ビット（２０）をチエツクし、もし、当該特定ピッＩ
−（２０）が第４図のように全て「０」あるいは「１」
であればデータ更新中でないと判断でき、読み込んだデ
ータを有効とするが、ｒＯ。

と「１」が混在する場合には更新中のデータを読み込ん
だことになるので、読み込んだデータを無効とし当該特
定ビット（２ｏ）が全てｒＯ，あるいは全て「１」とな
るまで再読出しを行なう。

また、第５図は、例えば特開昭６０−１８１９５９号公
報に示されたもう一つ他の従来のデ〜り処理装置におけ
るプロセッサモジュールの構成を示すブロック図であり
、図において、（２１ａ）　　、　（２１ｂ）はデータ
処理プロセッサ、（２２ａ）　、　（２２ｂ）はそれぞ
れデータ処理プロセッサ、（２１ａ）　、　（２１ｂ）
は専用のデータメモリ、（２３ａ）　、　（２３ｂ）は
Ｉ１０インタフェース、（２４ａ）　、　（Ｌｓｂ）は
マイクロプロセッサシステム、（２５ａ）　、　（２５
ｂ）はバス、（２６）　、　（２７）　、　（２８）　
、　（２９）はデータライン、（３０）　、　（３１）
はデータバッファ、（３２）　、　（３３）はデータバ
ッファからの転送データの読み出しあるいは書き込みが
可能であるか否かの状態を記憶し指示するためのフリッ
プフロップ、（３４）はプロセッサ間通信回路である。

次に、この第５図に示したデータ処理装置の動作につい
て説明する。

例えは、マイクロプロセッサシステム（２４ａ）からマ
イクロプロセッサシステム（２４ｂ）へデータを転送す
る場合には、まず、データをデータバッファ（３０）へ
書き込みフリップフロップ（３２）をセットする。フリ
ップフロップ（３２）の出力はデータ処理プロセッサ（
２１ｂ）に対する割り込み要求信号となり、データ処工
里プロセッサ（２１ｂ）　はデータバッファ（３０）に
転送データが書き込まれ、読出し可能な状態になったこ
とを認識する。次いで、データ処理プロセッサ（２１ｂ
）はフリップフロップ（３２）をリセットし、データバ
ッファ（３ｏ）からデータを読み出し、読出しが完了す
るとフリップフロップ（３３）をセットする。フリップ
フロップ（３３）の出力はデータ処理プロセッサ（２１
ａ）　に対する割り込み要求信号となり、データ処理プ
ロセッサ（２］ａ）はデータバッファ（３０）にあった
データは全て言売み出され、書き込み可能な状態になっ
たことを認識する。次いて、データ処理プロセッサ（２
１ａ）はフリップフロップ（３３）をリセットし、デー
タバッファ（３０）へのデータの書き込みを開始する。

以下同様にしてマイクロプロセッサシステム（２４ａ）
からマイクロプロセッサシステム（２４ｂ）へのデータ
転送が行われる。

マイクロプロセッサシステム（２４’ｂ）からマイクロ
プロセッサシステム（２４ａ）へのデータ転送はデータ
バッファ（３１）を介して上記の手順と同様の手順で行
われる。

〔発明が解決しようとする課題〕

上述した従来のデータ処理装置のうち、第３図に示した
データ処理装置では、データ処理部（４ｃ）及び転送処
理部（６ｃ）がそれぞれデータ処理待ち行列（１３ｃ）
　　転送処理待ち行列（１２ｃ）を監視する際、データ
バス（３）経由でデータメモリ（５ｃ）にアクセスしな
ければならず、待ち行列を監視するためのデータバス（
３）の負荷が大きく、また、−度に一つの待ち行列しか
監視できないため、複数の待ち行列を監視する必要があ
る場合にはそれだけデータバスの負荷が大きくなり、さ
らに、データが存在しない待ち行列がある場合には、こ
の待ち行列を監視するためにデータメモリ（５Ｃ）にア
クセスすることは無駄な動作であり、このような無駄な
動作でデータバス（３）が占有されるために、実際のデ
ータの処理が中断され、データの処理能力が低下すると
いう問題点があった。

また、第４図に示したデータ処理装置でも同様に、一連
の転送データの更新が終了したか否かを監視する際、デ
ータバス（３）経由でデータメモリ（５ｄ）にアクセス
しなければならず、転送データを監視するためのデータ
バス（３）の負荷が大きく、さらに、転送データの更新
が終了しない場合には、データメモリ（５Ｃ）にアクセ
スすることは無駄な動作であり、このような無駄な動作
のためにデータバス（３）が占有されるために、転送デ
ータの更新や処理が中断され、データの処理能力が低下
するという問題点があった。

また、第５図に示したデータ処理装置では、データバッ
ファ（３０）あるいは（３１）へのデータの書き込みが
終了したことを割り込みで通知しているため、データ転
送中はプロセッサ（２１ａ）　、　（２１ｂ）の両方が
データ転送処理に掛りきりになってしまい総合的なデー
タ処理能力が低下するという問題がある。また、フリッ
プフロップ（３２）、　　（３３）の制御をバス（２５
ａ）　、　（２５ｂ）経由で行っているため、バス（２
５ａ）あるいは（２５ｂ）に複数のマイクロプロセッサ
システムや他のデータ処理部が接続された場合や１つの
マイクロプロセッサシステムが複数のマイクロプロセッ
サシステムとデータ転送を行う必要がある場合には、バ
ス（２５ａ）あるいは（２５ｂ）の負荷が大きくなり総
合的なデータ処理能力が低下するという問題がある。

この発明は上記のような問題点を解決するためになされ
たもので、データの処理を妨害せずにデータメモリに処
理待ちデータが存在するか否かの監視を行い、さらに、
−度に複数の種類のデータの監視を行うことにより、総
合的にデータ処理能力の大きなデータ処理装置を得るこ
とを目的とする。

〔課題を解決するための手段〕

この発明に係るデータ処理装置では、データメモリ中に
処理待ちデータが存在するか否かを示す処理待ち状態記
憶部をデータメモリの外部に設け、データ処理に使用す
る経路とは異なる経路で処理待ちデータの監視が行える
ようにしたものである。

〔作用〕

この発明におけるデータ処理装置は、データ処理に使用
する経路とは異なる経路で処理待ちデータの監視を行う
ため、データバスに負荷をかけず、またデータの処理を
妨害することなく一度に複数の種類のデータの監視が行
え、データ処理能力を向上させることができる。

（実施例〕 以下、この発明の一実施例を図について説明する。説明
にはパケット交換装置のパケット処理部を例にとり、処
理待ちデータは処理の内容ごとにそれぞれ対応する待ち
行列に加えられるものとする。第１図はこの発明の一実
施例におけるプロセッサモジュールの構成を示すブロッ
ク図であり、図において（ｌａ）、　（ｌｂ）はプロセ
ッサモジュール、（２）はこれら複数のプロセッサモジ
ュールを接続する交換リンクであり、（３）　はデータ
バス、（４ａ）　、　　（６ａ）　、　（７）はいずれ
もプロセッサでなるデータ処理部であるが、特に（６ａ
）は転送処理を行うための転送処理部、（７）　は送受
信処理を行うための送受信処理部である。（５ａ）はデ
ータメモリ、（８）はアドレスデコーダ、（９）はアク
セス制御ロジックで、データ処理部（４ａ）と転送処理
部（６ａ）および送受信処理部（７）からデータメモリ
（５ａ）へのアクセスを制御する。（ｌＯ）は回線対応
部、（ｔｔａ）　、　　（１３ａ）はデータメモリ（５
ａ）内に設けられたデータ処理待ち行列、（１２ａ）は
データメモリ（５ａ）内に設けられた転送処理待ち行列
、（１４ａ）はデータメモリ（５ａ）内に設けられた送
信処理待ち行列である。（１５）は処理待ち状態記憶部
で、（ｌｌａ）〜（１４ａ）の各待ち行列にデータが存
在するか否かを示す。（１６）、　　（１７）、　　（
１８）はそれぞれデータ処理部（４ａ）、転送処理部（
６ａ）、送受信処理部（７）から処理待ち状態記憶部（
１５）への制御線である。

第２図は上記処理待ち状態記憶部（１５）の詳細な構成
を示す図であり、図中、（１５ａ）　、　（１５ｃ）は
それぞれデータ処理待ち行列（ｌｌａ）　、　（１３ａ
）にデータが存在するか否かを示すフリップフロップ、
（１５ｂ）は転送処理待ち行列（１２ａ）にデータが存
在するか否かを示すフリップフロップ、（１５ｄ）は送
信処理待ち行列（１４ａ）　にデータが存在するか否か
を示すフリップフロップである。また、（１６ａ）（１
６ｄ）　、　（１７ａ）　、　（１８ａ）はそれぞれフ
リップフロップ（１５ａ）　、　（１５ｃ）　、　（１
５ｂ）　、　（１５ｄ）を監視するために使用する制御
線、（１６ｂ）　、　（１６ａ）（１７ｂ）　、　（１
８ｂ）はそれぞれフリップフロップ（１５ａ）　　、　
　（１５ｃ）　、　　（１５ｂ）　、　　（１５ｄ）　
　をリセットするために使用する制御線、（１６ｃ）　
、　　（１［ｉｆ）　。

（１７ｃ）　、　　（１８ｃ）はそれぞれフリップフロ
ップ（１５ｂ）　、　　（１５ｄ）　、　（１５ｃ）　
、　　（１５ａ）をセットするために使用する制御線で
ある。

次に、この実施例の動作を説明する。データ処理部（４
ａ）は処理待ち状態記憶部（１５）のフリップフロップ
（１５ａ）　、　（１５ｃ）をそれぞれ制御線（１６ａ
）（ｌａｄ）を用いて監視し、フリップフロップ（１５
ａ）がセットされておればデータ処理待ち行列（Ｉｌａ
）内のデータに対し順次データ処理を行い、フリップフ
ロップ（１５ｃ）がセットされておればデータ処理待ち
行列（１３ａ）内のデータに対し順次データ処理を行う
。このデータ処理の結果、他のプロセッサモジュールに
転送すべきデータが生成されると、これを転送処理待ち
行列（１２ａ）に加え、さらに処理待ち状態記憶部（１
５）のフリップフロップ（１５ｂ）を制御線（１６ｃ）
を用いてセットする。また、このデータ処理の結果、回
線に送信すべきデータが生成されると、これを送信処理
待ち行列（１４ａ）に加え、さらに処理待ち状態記憶部
（１５）のフリップフロップ（１５ｄ）を制御線（１６
ｆ）を用いてセットする。データ処理待ち行列（ｌｌａ
）内にデータがなくなると、制御線（１６ｂ）を用いて
処理待ち状態記憶部（１５）のフリップフロップ（１５
ａ）をリセットする。データ処理待ち行列（１３ａ）内
にデータがなくなると、制御線（１６ｅ）を用いて処理
待ち状態記憶部（１５）のフリップフロップ（１５ｃ）
をリセットする。

転送処理部（６ａ）は交換リンク（２）からデータを受
信するとデータバス（３）経由でデータをデータメモリ
（５ａ）に格納するとともに、データ処理待ち行列（１
３ａ）に加え、さらに処理待ち状態記憶部（１５）のフ
リップフロップ（１５ｃ）を制御＃ｊｉｌ（１７ｃ）を
用いてセットする。また、転送処理部（６ａ）は処理待
ち状態記憶部（１５）のフリップフロップ（１５ｂ）を
制御線（１７ａ）を用いて監視し、フリップフロップ（
１５ｂ）がセットされておれば転送処理待ち行列（１２
ａ）内のデータに対し順次転送処理を行い、すなわち、
交換リンク上に宛先アドレスと転送すべきデータを出力
し、転送処理待ち行列（１２ａ）内にデータがなくなる
と、制御線（１７ｂ）を用いて処理待ち状態記憶部（１
５）のフリップフロップ（１５ｂ）をリセットする。

送受信処理部（７）は回線対応部（１０）からデータを
受信するとデータバス（３）経由でデータをデータメモ
リ（５ａ）に格納するとともに、データ処理待ち行列（
ｌｌａ）　に加え、さらに処理待ち状態記憶部（１５）
のフリップフロップ（１５ａ）を制御線（１８ｃ）に用
いてセットする。また、送受信処理部（７）は処理待ち
状態記憶部（１５）のフリップフロップ（１５ｄ）を制
御線（１８ａ）を用いて監視し、フリップフロップ（１
５ｄ）がセットされていれば送信処理待ち行列（１４ａ
）内のデータに対し順次送信処理を行い、すなわち、回
線対応部に送信すべきデータを渡し、送信処理待ち行列
（１４ａ）内にデータがなくなると、送受信処理部（７
）は制御線（１８ｂ）を用いて処理待ち状態記憶部（１
５）のフリップフロップ（１５ｄ）をリセットする。

なお、上記実施例では、処理待ち状態記憶部をフリップ
フロップを４個用いて構成しているが、フリップフロッ
プ以外にもラッチやレジスタなどを用いても構成するこ
とができ、また、その数についても処理待ちデータの種
類に応じて幾つでも構わない。

〔発明の効果〕

以上のようにこの発明によれば、データメモリ中に処理
待ちデータが存在するか否かを示す処理待ち状態記憶部
をデータメモリの外部に設け、データの処理に使用する
データバスとは異なる経路で一度に複数の処理待ちデー
タの監視が行えるようにしたので、他のプロセッサや処
理部の処理を妨害することなく、高速に処理待ちデータ
の監視が行え、総合的にデータ処理能力を向上させるこ
とができ、特に−本のデータバスに複数のプロセッサや
処理部が接続されたためにデータバスの負荷が大きくな
る装置や、一つのプロセッサあるいは処理部において複
数の処理待ちデータの監視を行う必要がある装置に応用
すると多大の効果を得ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック図、
第２図は同実施例の主要素の詳細な構成を示すブロック
回路図、第３図、第４図および第５図はそれぞれ従来の
データ処理装置の構成を示すブロック図である。 （ｌａ）　、　（ｌｂ）・・・プロセッサモジュール、
（２）・・・交換リンク、 （３）・・・データバス、 （４ａ）・・・データ処理部、 （５ａ）・・・データメモリ、 （６ａ）・・・転送処理部、 ７）・・・送受信処理部、 ８）・・・アドレスデコーダ、 ９）・・・アクセス制御ロジック、 １０）・・・回線対応部、 １１ａ）　、　（１３ａ）　・”データ処理待ち行列、
１２ａ）・・・転送処理待ち行列、 １４ａ）・・・送信処理待ち行列、 １５）・・・処理待ち状態記憶部、 （１６）〜（１８）・・・制御線。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. データ処理に使用する経路を共用する複数のデータ処理
   部を含むデータ処理装置において、前記複数処理部に共
   通なデータメモリと、このデータメモリに処理待ちデー
   タが存在するか否かを示す処理待ち状態記憶部と、前記
   処理部が前記処理待ち状態記憶部を監視、制御するため
   の制御線とを備えたことを特徴とするデータ処理装置。