JPH03113647A - 計算機システムおよびトレース装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、マルチプロセッサシステム等の複数の処理装
置を有する計算機システムに係り、特に各処理装置の履
歴情報のトレースに関するものである。

［従来の技術］ 処理の履歴情報を蓄積するトレース技術については、例
えば特開昭５６−１１０１６２号公報に記載されている
ものがある。

また、処理装置においてトレースする情報が意味を持た
ない場合（例えば、プログラム状態Ｈ？ｉウェイトビッ
トが１の時、或いは処理装置が休止状態のケース）にト
レース動作を中断し、実効的なトレース時間を拡大する
技術等が知られている。

この技術は、複数の処理装置より構成されるマルチプロ
セッサシステムにおいては、処理装置毎にトレース動作
の中断要因が異なるため、トレーサを各処理装置が独立
に中断するかあるいはシステム全体のトレーサを統一的
に中断することにより実現される。

システム全体のトレーサを統一的に中断させる方式とし
ては、各処理装置で生じる中断要因のオア信号またはア
ンド信号により中断させる方法が考えられる。

オア信号により中断させる技術の応用例として特開昭６
２−２８５１４７号公報記載の技術がある。

［発明が解決しようとする課Ｍ］ 前記の従来技術においては、各処理装置が独立に中断す
る場合、各処理装置の′ａ積情報間の時間関係が認識で
きないという問題がある。

かかる問題は、マルチプロセッサシステムにおけるプロ
セッサ数が増加し、各プロセッサ相互間の競合等の機会
が増大傾向を示す近年、とみに重要となっている。

また第７図に示すように、マルチプロセッサシステムに
おける各プロセッサ（以下ｉＰ１、ｉＰ２と略記する。

）の、トレース無効状態による中断要因のオア信号でｉ
Ｐｌ、ｉＰ２の各トレーサを中断させた場合、例えばｉ
Ｐ２トレーサのＴ２区間のようにｉＰ２はトレース有効
状態にもかかかわらずトレーサが行なわれず、履歴情報
の蓄積ができないという問題があり、また第８図に示す
ようにｉＰｌ、ｉＰ２の中断要因のアント４３号でｉＰ
ｌ、ｉＰ２の各トレーサを中断させた場合、例えばｉＰ
ｌ　トレーサのＴ２区間のようにｉＰｌはトレース無効
状態にもかかがわらず１Ｐ１ｈレーサはトレースを行な
っており不要な時間もトレースしていることになるため
効率化できないという問題がある。

また特開昭６２−２８５１４７号公報記載の技術は、第
９図に示すように、例えば、Ｐ２のトレース無効状態に
よる中断要因を抑止することにより、ｉＰｌが有効状態
中は常にトレースを行うものであり、］・レース制御は
ｉＰｌ、ｉＰ２のいずれでも可能である。しかしＮ台な
る処理装置より構成されるマルチプロセッサシステムに
おいても、トレース制御は特定の一台の処理装置しか行
なえないという問題がある。

本発明の目的は、効率良く、かつ、各処理装置が蓄積し
たデータ間の時間関係を認識可能なトレースが行える計
算機システムを提供することにある。

［課題を解決するための手段］ 前記目的を達成するために本発明は、複数の処理装置を
有する計算機システムであって、記録装置や命令処理装
置や入出力処理装置や通信装置等の各処理装置は、自装
置の履歴情報とトレース用システム共通時刻信号とを被
トレース信号として蓄積するトレース手段と、前記トレ
ース手段の中断または実行を独立に制御する手段とを備
えたことを特徴とする情報処理装置を提供する。

また、前記計算機システムに、トレース用システム共通
時刻信号を含んだ各処理装置のトレース結果を出力する
手段を備えたことを特徴とする情報処理装置、特に、計
算機システムを提供する。

また、本発明は、前記目的を達成するために。

時刻信号を発生する刻時手段を有し、かつ、履歴情報と
前記時刻信号とを被トレース信号として蓄積するトレー
ス手段と、前記トレース手段の中断または実行を独立に
制御する手段とを各々備えた記憶装置および複数のプロ
セッサを有することを特徴とする計算機システムを提供
する。

さらに１本発明は、トレース用システム共通時刻信号を
発生する刻時手段と、履歴情報と前記時刻信号とを被ト
レース信号として蓄積するトレース手段と、前記トレー
ス手段の中断または実行を独立に制御する手段とを各々
仰えた記憶装置および複数のプロセッサを有することを
特徴とする計算機システムをも提供する。

また、前記目的達成のために本発明は、時刻信号を発生
する刻時手段と、 必要に応じて、停止信号を出力するシステムトレーサ制
御部を有するトレース制御装置と、履歴情報と前記時刻
信号を、順次書き込み記憶するトレーサと、自己の状態
に応じて、中断信号を出力する命令処理部と、前記停止
信号と前記中断信号に応じて、前記トレーサの書き込み
を抑止する論理回路とを各々備えた、複数の命令処理装
置、および、記憶装置と、 を有することを特徴とする計算機システムを提供する。

また、必要に応じて、停止信号と初期化信号とを出力す
るシステムトレーサ制御部を有するトレース制御装置と
、 前記初期化信号により初期化される時刻信号を発生する
刻時手段と、履歴情報と前記時刻信号を。

順次書き込み記憶するトレーサと、自己の状態に応じて
、中断信号を出力する命令処理部と、前記停止信号と前
記中断信号に応じて、前記トレーサの書き込みを抑止す
る論理回路とを各々備えた、複数の命令処理装置、およ
び、記憶装置と、を有することを特徴とする計算機シス
テムを提供する。

あわせて、本発明は、前記目的達成のために、トレース
用時刻信号を発生する刻時手段と、記憶手段と、前記時
刻信号をも被トレース信号として記憶手段に蓄積する書
き込む手段とを有することを特徴とするトレース装置を
も提供する。

［作用］ 本発明に係る計算機システムによれば、トレース手段は
、処理装置後悔に中断または実行を独立に制御される。

また、トレース手段は、ハードウェア状況等一般の被ト
レース信号と共に、トレース用システム共通時刻信号を
も被トレース信号として蓄積する。

また、不具合発生時等、かかる各処理装置のトレース結
果は解析のために出力される。

また、本発明に係るマルチプロセッサ計算機システムに
よれば、刻時手段は時刻信号を発生する。

また、トレース手段はその中断または実行を独立に制御
される。このトレース手段は、刻時手段が発生した前記
時刻信号をも一般の被トレース信号と共に被トレース信
号として蓄積する。

また、前記刻時手段に代えて、記憶％置およびプロセッ
サに各々トレース用システム共通時刻信号を発生する刻
時手段を儂え、トレース手段はこの刻時手段が発生する
時刻信号を一般の被トレース信号と共に被トレース信号
として蓄積するようにしても良い。

この場合、刻時手段と前記時刻信号は、刻時手段と前記
時刻信号とを含んだＬＳＩとして備えるのが望ましい。

［実施例］ 以下１本発明の第１の実施例を説明する。

第１図に本実施例に部名マルチプロセッサ計算機システ
ムの構成を示す。

図中、１０１−１．１０１−Ｎはマルチプロセッサシス
テムにおける各命令処理装置（以下ｉＰ１、ｉＰｎと略
記する）、１０１−Ｓは記憶装置（以下ＳＣと略記する
）、１０２−１゜１０２−Ｎは各ｉＰの命令処理部、１
０２−８はＳＣの記憶制御部、１０３−１．１０３−Ｎ
、１０３−８はトレーサ制御部、１．０４−１．１０４
−Ｎ、１０’４−８はトレーサ、１０５−１．１０５−
Ｎ、１０５−３はトレース書込み信号線、１０６−１，
１０６−Ｎ、１０６−８はトレース抑止信号線、１０７
−１．１０７−Ｎ、１０７−Ｓはトレース書込み実行指
示信号線、１０８−１．１０８−Ｎ、１０８−３はトレ
ース実行指示信号生成ゲート、】−０９は刻時手段、１
１０はトレース制御装置、１１１はシステムトレーサ制
御部、１１２−１，１１２−Ｎ、１１２−Ｓは刻時手段
の出力信号線、１１３−１．１１３−Ｎ、１１３−８は
トレース制御信号線群を示す。

トレーサ制御部１０３−１．１０３−Ｎ、１０３−Ｓは
、トレース制御信号線群１１３−１゜１１３−Ｎ、１１
３−８を通じてシステムトレーサ制御部１１１と通信を
行ない、たとえば、システムチェックスＩ−ツブ要因と
なるような事象が各処理装置または記憶装置で発生した
場合にはシステムトレーサ制御部に起動を行ない全トレ
ーサに対し停止制御を行う。

トレース抑止信号線１０６−１．１０６−Ｎ、１０６−
Ｓは、たとえば、プログラム状態語ウェイトビットが１
の時、あるいはマイクロプログラムループが一定時間以
上連続した時などに、命令処理部１０２−１．１０２−
Ｎ、または記憶制御部１０２−８をオンにすることによ
りトレース書込み信号の抑止を行う。これにより、不要
なトレースを抑止し、トレースの効率化を図る。

第２図に、トＬ／−−）Ｊ−−１０４−１，１０４−Ｎ
。

１０４−８の構成を示す。

図中、２’ＯＯはトレース結果である履歴情報を蓄積す
るＲＡＭであり、信号２０６と刻時信号１１２−１　（
Ｎ、Ｓ）の値を記憶する。

２０１．２０２は加算器とフィリップフィロツブで有り
ＲＡＭのアドレス２０４を発生する巡回型のカウンタを
構成している。

トレース書込み実行指示信号線１０７−１（Ｎ、Ｓ）は
、フィリップフィロツブ２０３を通って、ＲＡＭのライ
トイネーブル信号およびフィリップフィロツブ２０２の
出力および更新抑止信号として用いられる。

次に、本第１実施例の動作を説明する。

まず、トレサー１０４−１　（Ｎ、Ｓ）の動作について
説明する。

トレース書込み実行指示信号線１０７−１（Ｎ、Ｓ）が
オンの時は、加算器２０１とフィリップフィロツブ２０
２からなるカウンタは、トレースデータのサンプリング
のタイミングに同期して、ＲＡＭ　２００のアドレスを
、順次増加させる。

ＲＡＭ２００は、このアドレスに順次、被トレース信号
である信号２０６と刻時信号１１２−１（Ｎ、Ｓ）を記
憶して行く。

また、前記カウンタは、巡回型なので、ＲＡＭ２００の
最大アドレス値迄記憶したら、再び最小アドレスより記
憶して行く。

以上の動作により、常に過去一定期間の１〜レース結果
を保持することができる。

トレース書込み実行指示信号線１０７−１（Ｎ、Ｓ）が
、オフの時は、ＲＡＭ２００のライトイネーブルがオフ
となり、また、フィリップフィロツブ２０２の更新およ
び出力が抑止される。

これにより、アドレスが抑止され、ＲＡＭ２００への被
トレース信号の記憶が停止する。

また、トレース書込み実行指示信号線１０７−１　（Ｎ
、Ｓ）がオンになると、フィリップフィロツブ２０２は
抑止された時点の値を出力するので、抑止された値より
アドレスの更新を再開し、被トレース信号を記憶するこ
とができる。

次に、システム全体の動作について説明する。

第５図は、ｉＰｌ、ｉＰｎ、ＳＣのトレース有効状態お
よびトレーサのトレース動作の時間関係を示した図であ
る。

たとえば、ｉＰｌのトレース有効状態及びｉＰｌ　トレ
ーサのトレースについて述べると、Ｔ１区間はｉＰｌが
有効状態であるためトレース抑止信号線１０６は、オン
とならずトレースが行なわれる。また、この時、同時に
刻時手段の出力信号がトレーサに蓄積される。

Ｔ２区間になると、ｉＰｌは有効状態でなくなるため命
令処理部１０２−１は、トレース抑止信号線１０６−１
をオンにする。トレース抑止信号線１０６−１がオンに
なるとトレース書込み信号はトレース実行指示信号生成
ゲート１０８−１によりオフされるため、トレース実行
指示信号が発せられずトレース動作は中断する。

以降Ｔ３．Ｔ４・・・・・・Ｔ７区間について同様であ
る。また他のｉＰおよびＳＣも同様に動作する。

ｉＰｌ、ｉＰｎ、ＳＣそれぞれのトレーサが蓄積したデ
ータは図３に示すように刻時手段の出力信号も、蓄積さ
れているので、システムチエツクストップ要因となるよ
うな事象が各処理装置または記憶装置で発生した場合に
、システムトレーサが全トレーサに対し停止制御を行い
、その後、各トレーサ内のＲＡＭに記憶されている内容
を、従来と同様に読み出し、デイスプレィや解析装置や
他の記憶媒体に出力することによりトレースデータ間の
時間関係が認識可能となる。

これは、たとえばマルチプロセッサシステムにおいて、
処理装置の記憶装置アクセス競合に起因するエラー解析
等に効果がある。

以下、本発明の第２の実施例について、説明する。

第３図に、本箱２の実施例に係るマルチプロセッサ計算
機システムの構成を示す。

本箱２の実施例に係るマルチプロセンサ計算機システム
の構成は、前記第１の実施例に係るマルチプロセッサ計
算機システムの構成（第１図参照）における刻時手段１
０９を省き１代えて、各トレーサ１０４−１．１０４−
　ｎ、１．０４−ｓ内に刻時手段３０１−１，３０１−
　ｎ、３０１−　ｓを備え、システムトレーサ制御部１
１１が各刻時手段に初期化信号３０２を出力する構成と
なっている（第３図参照）。

第３図中、他の各部は、第１の実施例に係るマルチプロ
セッサシステム（第１図参照）の同−符号部と同様であ
るので説明を省略する。

次に、最４図に、第２実施例に係るトレーサの構成を示
す。

図中３０１−１　（ｎ　、　　ｓ　）は１本第２実施例
で備えた刻時手段である。

第４図中、他の各部は、第１の実施例に係るｌ・レーザ
（第２図参照）の同−符号部と同様であるので説明を省
略する。

トレーサの動作は、第１の実施例におけるトレーサの動
作とほぼ同様であるが、刻時手段３０１−１（ｎ、ｓ）
が、初期化信号３０２で初期化され、他の刻時手段と等
価なりロックで計数を行い、また、刻時手段の出力信号
である刻時信号が、披トレース信号として、ＲＡＭ２０
０に記憶される点のみ異なる。

以下１本実施例の全体の動作について、説明する。

全体の動作についても、前記第１の実施例とほぼ同様で
あるが、本第２実施例においては、トレース開始時にシ
ステムトレーサ制御部１１１が各刻時手段に初期化信号
３０２を出力する。

これにより、各刻時手段は、同一の値を刻時信号として
出力でき、結果、前記第１の実施例と等価な機能を満足
することができる。

以上説明したように、前記各実施例によればマルチプロ
セッサシステムにおいて各処理装置が独立に制御を行う
ため効率化が図れ、また蓄積データの時間関係も認識で
きるという効果がある。

なお、以上の実施例においては、命令処理装置（ｉ　ｐ
）と記憶装置ｆ（ｓａ）についてのみ述べたが、他の入
出力制御装置や通信制御装置等の処理装置においても同
様に実現できる。

また、゛命令処理装置が単数の計算器システムにおいて
も、同等に実現でき、トレース結果の解析が容易になる
という効果がある。

［発明の効果］ 以上のように本発明によれば１、効率良く、かつ、各処
理装置が蓄積したデータ間の時間関係を認識可能なトレ
ースが行える計算機システムを提供することができる。

【図面の簡単な説明】

第１図は第１実施例に係るマルチプロセッサ計算機シス
テムの構成を示すブロック図、第２図は第１実施例に係
るトレーサの構成を示すブロック図、第３図は第２実施
例に係るマルチプロセッサ計算機システムの構成を示す
ブロック図、第４図は第２実施例に係るトレーサの構成
を示すブロック図、第５図は実施例の動作時間関係を示
す説明図、第６図は実施例でトレーサが蓄積した刻時信
号の値を示す説明図、第７図、第８図、および第９図は
往来技術の動作時間関係を示す説明図である。 １０１−１，１０１−Ｎ・・・各命令処理装置。 １０１−　Ｓ　・・・記憶装置、１０２−１，１０２−
Ｎ・・各命令処理部、１０２−５・・・記憶制御部、１
０３−１．１０３−Ｎ、１０３−５−１−　Ｌ／−サ制
刺部、１０４−１，１０４−Ｎ、１０４−３・トレーサ
、１０５−１．１０５−Ｎ、１０５−３・・・トレース
書込み制御線、１０６−１．１０６−Ｎ、１０６−８・
・・トレース抑止償号線、１０７−１．１０７−Ｎ、１
０７−８・・・トレース書込み実行指示信号線、１０８
−１．１０８−Ｎ、１０８−８・・・トレース実行指示
信号生成ゲート、１０９・・・刻時手段、１１０・・・
トレース制御装置。 １１１・・・システムトレーサ制御部。 ２００・・・ＲＡＭ、２０１・・・加算器、２０２．２
０３・・・フィロツブフロップ、３０１−１．３０１−
　ｎ、３０１−　ｓ　−刻時手段。

Claims (1)

1. 【特許請求の範囲】 １、複数の処理装置を有する計算機システムであって、 各処理装置は、自装置の履歴情報とトレース用システム
   共通時刻信号とを被トレース信号として蓄積するトレー
   ス手段と、前記トレース手段の中断または実行を独立に
   制御する手段とを備えたことを特徴とする情報処理装置
   。 ２、請求項１記載の計算機システムであって、トレース
   用システム共通時刻信号を含んだ各処理装置のトレース
   結果を出力する手段を有することを特徴とする情報処理
   装置、特に、計算機システム。 ３、時刻信号を発生する刻時手段を有し、 かつ、履歴情報と前記時刻信号とを被トレース信号とし
   て蓄積するトレース手段と、前記トレース手段の中断ま
   たは実行を独立に制御する手段とを各々備えた記憶装置
   および複数のプロセッサを有することを特徴とする計算
   機システム。 ４、トレース用システム共通時刻信号を発生する刻時手
   段と、履歴情報と前記時刻信号とを被トレース信号とし
   て蓄積するトレース手段と、前記トレース手段の中断ま
   たは実行を独立に制御する手段とを各々備えた記憶装置
   および複数のプロセッサを有することを特徴とする計算
   機システム。 ５、時刻信号を発生する刻時手段と、 必要に応じて、停止信号を出力するシステムトレーサ制
   御部を有するトレース制御装置と、履歴情報と前記時刻
   信号を、順次書き込み記憶するトレーサと、自己の状態
   に応じて、中断信号を出力する命令処理部と、前記停止
   信号と前記中断信号に応じて、前記トレーサの書き込み
   を抑止する論理回路とを各々備えた、複数の命令処理装
   置、および、記憶装置と、 を有することを特徴とする計算機システム。 ６、必要に応じて、停止信号と初期化信号とを出力する
   システムトレーサ制御部を有するトレース制御装置と、 前記初期化信号により初期化される時刻信号を発生する
   刻時手段と、履歴情報と前記時刻信号を、順次書き込み
   記憶するトレーサと、自己の状態に応じて、中断信号を
   出力する命令処理部と、前記停止信号と前記中断信号に
   応じて、前記トレーサの書き込みを抑止する論理回路と
   を各々備えた、複数の命令処理装置、および、記憶装置
   と、 を有することを特徴とする計算機システム。 ７、トレース用時刻信号を発生する刻時手段と、記憶手
   段と、前記時刻信号をも被トレース信号として記憶手段
   に蓄積する書き込む手段とを有することを特徴とするト
   レース装置。