JPH0311196B2

JPH0311196B2 -

Info

Publication number: JPH0311196B2
Application number: JP54071700A
Authority: JP
Inventors: Masaru Hashirano; Yasuo Nishitani
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1979-06-07
Filing date: 1979-06-07
Publication date: 1991-02-15
Also published as: JPS55162893A

Description

【発明の詳細な説明】本発明は、回転数を制御する回転速度制御装置
に関するもので、複数の回転速度に安定に切換え
が出来るよう構成したものである。

特殊再生、例えばスローモーシヨン再生（以下
スロー再生と記す）、フアーストモーシヨン再生
（以下フアースト再生と記す）の可能な磁気録画
再生装置（以下VTRと記す）においては、特殊
再生時に磁気テープ速度を通常の記録及び再生の
速度に比べて遅い速度又は早い速度に切換える必
要がある。則ち、記録済テープで通常の再生を行
なう以外に、テープ速度を通常再生速度の１／ｎ
に逓降してスロー再生を行なつたり、逆にｍ倍に
早くしてフアースト再生を行なう場合はキヤプス
タン及びキヤプスタンモータの回転速度を選択的
に切換える必要があり、この切換えに伴ない速度
制御が不安定になると磁気テープの送りを安定に
行ない得ない。本発明は係る問題点を解決するた
めに速度切換え比を大きくした場合でも速度制御
が安定にできるようにすることを目的とするもの
である。

従来この種の速度制御の例として特開昭53−
79507号公報に見られる如く、VTRにおいてテー
プの送り速度を２通りに切換えて記録及び再生す
るものがある。

上記公報にあつては、通常状態における記録を
１時間記録と２時間記録にするために１時間記録
のテープ送り速度VHを１／２の速度VLに切換
えて２時間記録を可能にするものである。この場
合、キヤプスタン及びキヤプスタンモータの回転
速度を制御する速度制御系の速度基準モノマルチ
の時定数を速度切換えスイツチに連動して選択的
に切換えている。即ち、キヤプスタンモータの回
転速度を検出する周波数発電機（以下FGと記す）
と、このFG出力をパルス整形し、この整形され
たFGパルスにより速度基準となる一定時間遅延
パルスを形成し、この遅延パルスにより傾斜部分
を有する比較用信号を形成し、該比較用信号を前
記FGパルスでサンプルホールドして速度誤差出
力を得、該誤差出力によりキヤプスタンモータを
駆動する速度制御系を構成し、上記一定時間遅延
パルスの遅延時間を選択的に切換えて速度切換え
を行なつている。上記遅延時間切換えを行なう
と、例えば１時間記録の速度V_Hに比べ２時間記
録で１／２の速度V_Lとする場合は、速度制御系
のループ利得が１時間記録に比べて２時間記録で
は４倍（＝2²）となり、ループ利得が大きくなり
すぎるために発振を生じたり、不安定になるとい
う不都合がある。この対策として遅い速度V_Lと
されるときは上記傾斜部分を有する比較信号の傾
斜が小さくなるように利得補正を行ない速度制御
が安定になされるようにしている。また、この操
作は再生時にあつては自動的に切換え得るように
されている。

この様に速度切換え比が高々数倍程度である場
合は比較的ループ利得の変化も少ないが、数倍以
上の切換え比に及ぶとループ利得の変化が極端に
大きくなり、上記の利得補正手段程度ではカバー
しきれなくなる。即ち、上記遅延時間を切換える
方式ではループ利得の変化が切換え比の２乗分の
１となり、数倍以上の切換え比に及ぶと最早上記
傾斜の傾き補正だけでは対処しきれない欠点があ
る。

本発明は上記の欠点を除去すべく、上記FG信
号を分周し、該分周比を切換えることによりルー
プ利得の変化が小さくなるようにして安定な速度
制御系を構成すべくなされたものである。

以下に本発明の説明を図面と共に行なう。

第１図は本発明の説明に供する従来例示される
VTRのキヤプスタンサーボ回路の要部ブロツク
図である。

第１図において、１は磁気テープ、２及び３は
互いに180゜の角間隔をなす回転ヘツド、４はこれ
らのヘツド２及び３を回転駆動するモータ、５は
コントロールヘツド（以下CTL.ヘツドと記す）
６はキヤプスタン、７はキヤプスタン駆動用直流
モータ、８は該モータの回転軸に設けられた周波
数発電機（FG）、９はピンチローラである。１０
はキヤプスタンモータ７の速度制御回路であり、
この回路構成はキヤプスタンモータ７の回転を検
出するFG８の出力をアンプ１１にて増幅し、次
段のフリツプフロツプ（以下FFと記す）１２で
１／２の周波数に分周すると共に矩形波に整形す
る。このFF１２の出力は速度基準作成用のモノ
マルチ（以下速度基準MMと記す）１３と傾斜部
分を有する比較信号を形成するための台形波回路
１４にそれぞれ入力される。速度基準MM１３の
出力はパルス整形回路１５にサンプリングパルス
に整形し、次段のサンプルホールド回路１６にお
いて上記台形波回路１４の出力をパルス整形回路
１５の出力にてサンプリングし、ホールドした出
力を得る。このサンプルホールド出力が速度誤差
出力であり、モータ駆動増幅回路１７等を通じて
モータ７を速度制御している。以上の構成におい
てモータ７の速度を切換えるには上記速度基準
MM１３の遅延時間を選択的に切換えるか、該
MM１３を固定し上記FF１２の分周比を選択的
に切換えるかの方法があり、前者と後者を組合せ
る方法もある。

次に位相制御回路は他のブロツク図で示してあ
り、記録時にはスイツチK₁〜K₃が連動してＲ側
に切換え接続され、再生時にはＰ側に接続される
構成にしてある。そして記録時には記録しようと
する映像信号より同期分離した３０〔Hz〕の垂
直同期信号がVSS入力端子１８に入力され、増
幅回路１９を介してGTL、ヘツド５へ供給され
磁気テープ１の一端に記録されると共に、傾斜部
分を有する比較信号を形成するための台形波回路
２０に入力される。他方記録時にはモータ７の回
転位相信号をFG１８から得る構成とし、FF１２
の出力を分周回路２１を通じて３０Hzになるよ
うに分周し、パルス整形回路２２にてサンプリン
グパルスに整形している。サンプルホールド回路
２３にて前記台形波回路２０の出力をパルス整形
回路２２の出力にてサンプリングし、ホールド出
力を得る。このサンプルホールド出力が位相誤差
出力であり、ゲイン及び位相補償用のフイルタ２
４を介して上記速度基準MM１３の制御端子２５
に入力し、キヤプスタンモータ７の速度を比較的
狭まい範囲で制御できる構成にする。これにより
キヤプスタンモータ７の回転を外部信号VSSに
位相同期させることができる。また、再生時には
発振器２６からの出力信号をVSSに代えて用い、
かつCTLヘツド５の再生出力を再生アンプ２７
にて増幅し、該出力を上記分周回路２１の出力に
代えて用いて再生時のテープ位相同期をとり、必
要に応じてモノマルチ等の遅延回路を用いて例え
ば再生CTL信号の位相調整を行ないトラツキン
グ調整する構成にしている。

第２図は第１図における連動制御回路１０の動
作波形図例を示し、ＡはFF１２の出力波形、Ｂ
は速度基準MMの出力波形でTSは該MMの遅延
時間であり速度基準である。Ｃは台形波回路１４
の出力波形、Ｄはパルス整形回路１５の出力波形
であり、該サンプリングパルスP₂で上記台形波
Ｃの傾斜部分P₁点の電圧をサンプリングし、ホ
ールド出力を速度誤差出力として得ている。この
速度制御回路の動作は従来公知のものであり説明
は省略する。

本発明は前述の如く記録時間を２種類以上に選
択的に切換え得るVTRはもちろん、この種の
VTR又は記録時間を選択的に切換え得ないVTR
において、特殊再生が可能なVTRであれば適用
し得る速度制御方式を提供するものであり、説明
を簡単化するために特殊再生が可能でかつ記録時
間を２種類に選択し得るVTRを例に説明する。

記録時間を２種類に選択的に切換え得るVTR
とは、前述の如く例えば磁気テープの送り速度を
V_Hとして１時間記録を行ない、V_L＝V_H／２とし
て２時間記録を行なうたぐいのVTRであつて、
記録時間は必ずしもこれに限定されるものではな
い。

本発明では上記の記録時間切換えと特殊再生切
換えを上記分周回路１２の分周比を選択的に切換
えて行なう可能ならしめる例について示す。

以下第３図に示す本発明の実施具体回路例を基
に説明を行なう。尚、この回路例では松下電子工
業(株)製のキヤプスタンサーボ用IC「AN6341」を
用い、記録時間を２種類に選択できるVTRにお
いて、例えば３倍連のフアースト再生（以下（×
３）とする）と通常再生（以下（×１）とする）
及び１／５倍速のスロー再生（以下（×１／５）
とする）を行なう場合で示した。

AN6341は速度制御用回路と位相制御回路の２
機能を有する16ピンのサーボICである。AN6341
の１番ピンは電源Vcc端子、２番ピンは分周比切
換え制御端子であり、入力が“Ｈ”で第２段目の
FF１２ｂがスルーになり、“Ｌ”で非スルーとな
り１／２分周を可能にしている。従つて、第１段
目のFF１２ａと合わせると２番ピン入力が“Ｈ”
では１／２分周し、“Ｌ”では１／４分周する構
成になつている。３番ピンは速度基準MM１３の
制御端子であり、このMMは単ピンモノマルチで
あり、３番ピンにはGNDとの間にコンデンサを
電源Vccとの間に抵抗を接続する。４及び５番ピ
ンはそれぞれ台形波回路１４の制御端子であり、
４番ピンにはGNDとの間にコンデンサを接続し、
５番ピンにはGNDとの間に抵抗を接続して上記
コンデンサの充電電流を決めている。６及び７番
ピンはサンプルホールド回路１６の制御端子及び
出力端子であり、６番ピンにはGNDとの間にホ
ールド用のコンデンサを接続する。８番ピンは
GND端子、16番ピンはFG信号入力端子である。
以上は電源Vcc及びGNDを含む速度制御用回路
の各入出力及び制御端子である。また、９及び10
番ピンはサンプルホールド回路２３の出力端子及
び制御端子であり、10番ピンにはGNDとの間に
ホールド用のコンデンサを接続する。11及び12番
ピンはそれぞれ台形波回路２０の制御端子であ
り、12番ピンにはGNDとの間にコンデンサを接
続し、11番ピンにはGNDとの間に抵抗を接続し
て上記コンデンサの充電電流を決めている。13番
ピンは基準信号入力端子、14番ピンはトラツキン
グモノマルチ２８の制御端子であり、このMMも
速度基準MM１３同様単ピンモノマルチである。
15番ピンは回転位相信号又は再生CTL信号等の
位相比較信号入力端子である。以上が位相制御用
回路の各入出力及び制御端子である。

２９，３０，３１及び３２は夫々AN6341の外
付回路であり、２９は速度基準MM１３の外付回
路、３０は台形波回路１４の外付回路、３１は台
形波回路２０の外付回路、３２はトラツキング
MM２８の外付回路である。また３３は特殊再生
切換指令信号発生回路である。

キヤプスタンモータ７の回転検出用FG８の出
力信号は外部の分周回路３４のアンプ３５に入力
され増幅された後、第１分周回路３６、第２分周
回路３７で順次分周される。上記の（×３）、（×
１）、（×１／５）の例であると第１分周回路３６
は１／５分周回路とし、第２分周回路３７は１／
３分周回路とする。３８，３９，４０はそれぞれ
２入力ANDゲートであり、夫々上記アンプ３５
の出力、第１分周回路３６の出力、第２分周回路
３７の出力が１入力とされ、夫々インバータ４
１，４２，４３の出力が他入力とされる。なお、
インバータ４１，４２，４３へは特殊再生切換指
令発生回路３３の出力が夫々入力され、インバー
タ４１へは（×３）“Ｌ”の信号が、インバータ
４２へは（×１）“Ｌ”の信号が、インバータ４
３へは（×１／５）“Ｌ”の信号がそれぞれ入力
される。しかるにANDゲート３８，３９，４０
はそれぞれ（×３）、（×１）、（×１／５）のとき
にゲートが開かれ、ORゲート４４を経てICの16
番ピンに入力される。この入力は増幅された後、
FF１２ａ，FF１２ｂを２段介して速度基準MM
１３及び台形波回路１４に入力される。サンプル
ホールド回路（Ｓ／Ｈ）１６において台形波回路
（TPZ）１４の出力をパルス整形回路（TPG）１
５の出力でサンプルホールドし７番ピンに速度誤
差出力を得ている。４５は電源Vcc供給端子であ
り、通常＋12Vの一定電圧を供給する。４６は記
録時間を２種類に切換えるための記録時間切換指
令入力端子であり、４７，４８，４９は夫々（×
３）再生指令入力端子であり、各々の入力が
“Ｈ”のときその再生モータになり、“Ｌ”又は入
力開放でその再生モードは解除され、通常は何れ
か一の再生モータに設定されている。

本発明は上記の如く、FG信号の分周比を切換
えることにより速度切換えを行なうものであるか
ら、選択されたいかなる速度の時であつても速度
比較周波数は一定である。従つて、速度基準MM
１３の外付回路２９のコンデンサ５０及び抵抗５
１，５２の定数変更は行なわない。また、図２の
波形図からも明らかなように台形波信号Ｃのサン
プリング点P₁の位置が変化しないように台形波
回路１４の外付回路３０のコンデンサ５３、抵抗
５４の定数変更も行なわない。しかるに速度制御
系のこの部分における波形の変化はなく、速度比
較ゲインKdは一定である。即ち、Kdを求める計
算式は、 Kd＝θ／ω₁ ²・ａ (1) である。但し、θは回転検出周期に対する回転検
出位相角、ω₁＝2πf₁であり、ω₁は速度比較角周
波数、f₁は速度比較周波数、ａは速度比較台形波
の傾斜感度であり、θ，f₁，ａがそれぞれ一定で
あるからKdの値は一定である。

ところが、速度切換えのために分周比を切換え
るようにしたため、分周回路でのゲインが切換え
比分の１で変化する。従つて、分周比切換えに連
動して速度切換え比分の１のゲイン補正を行なう
必要があり、本発明ではこの補正を比例積分回路
５５の周波数特性を変えることで行なう。即ち、
分周比切換えによりキヤプスタンモータ７の回転
数が低くされる場合程比例積分回路５５の周波数
特性が低くなるように切換えるものである。

比例積分回路５５はオペアンプ５６により抵抗
５７，５８，５９を夫々入力インピーダンスZ₁と
し、抵抗６０，６１及びコンデンサ６２，６３を
夫々帰環インピーダンスZ₂とする構成で具現でき
る。この回路の伝達関数Gf₁（Ｓ）は、 Gf₁（Ｓ）＝Z₂（Ｓ）／Z₁（Ｓ）＝１＋T₂S／T₁S (2) 但し、T₁＝C₂R₁，T₂＝C₂R₂であり、Z₁（Ｓ）＝
R₁，Z₂（Ｓ）＝R₂＋¹ _SC2である。即ち、R₁は抵抗５
７，５８，５９に相当し、R₂は抵抗６０，６１，
C₂はコンデンサ６２，６３にそれぞれ相当する。
そこで、この回路によるループ利得の補正は次の
ようにして行なう。

（×３）のときトランジスタ６４をONにして
抵抗５８，５９を短絡して入力抵抗は抵抗５７だ
けにする。従つて、(2)式から明らかなように最も
周波数特性が高くなる。トランジスタ６５は（×
１）のときONにして抵抗５９だけを短絡し、抵
抗５７，５８とを直列接続した合成抵抗とする。
また、（×１／５）のときトランジスタ６４，６
５はOFFにして抵抗５７，５８，５９が全て直
列接続された合成抵抗とする。なお、この抵抗の
切換え構成は実施例に限定されず、並列抵抗の切
換えで行なつても可である。このようにして（×
３）で周波数特性を最も高く設定し、（×１／５）
で最も低く設定し、（×１）をその中間に設定す
れば上記のループ利得補正を行なうことができ
る。

一方、トランジスタ６６，６７は上記記録時間
の選択を行なう場合に同様のループ利得補正を行
なうものであり、記録時間切換指令入力端子４６
の入力に基づいてON−OFF制御する。即ち、該
指令入力端子４６の入力を記録時間切換指令信号
発生回路６８に入力し、トランジスタ６９，７０
にて振幅変換して指令入力端子４６の入力が
“Ｌ”ときトランジスタ７０をONし、トランジ
スタ６６をONにする。このとき抵抗６０とコン
デンサ６２の直列回路が負帰環インピーダンスと
して働く。また、入力“Ｈ”のときはトランジス
タ６９をONし、トランジスタ６７をONにする。
このときは逆に抵抗６１をコンデンサ６３の直列
回路が負環環インピーダンスとして働く。しかる
にこれら抵抗、コンデンサの定数切換えを行なう
ことにより(2)式に示す如く周波数特性の切換えを
行なうことができる。なお、この切換えは少なく
ともコンデンサ６２，６３の定数切換えが可能で
あれば良い。但し、(2)式におけるT₂の値も変化
して所望の特性が得られなくなることがあるた
め、T₂の値を略一定にすべく抵抗６０，６１も
同時に定数切換えするのが望ましい。さらに、上
記指令信号発生回路６８はオペアンプ６３に供給
される電源V_BBを一般にVccより高く設定するた
めであり、電源V_BBは電源端子７１から供給さ
れ、多少リツプルを含んでいても構わない。

７１はエミツタフオロア用トランジスタ、７
２，７３はDCバイアス調整用ダイオード、７４
はトランジスタ７１への入力電圧をＯボルトにす
るためのスイツチングトランジスタであり、停止
指令入力端子７５“Ｈ”の信号を入力すると後段
のモータ駆動回路７６が動作しなくなり、キヤプ
スタンモータ７は停止する。

モータ駆動回路７６は、モータ７の電機子抵抗
Raと抵抗７７，７８，７９とによりブリツジ回
路を構成し、オペアンプ８０、電流ブースト用ト
ランジスタ８１，８２とにより逆起電圧制御ルー
プ（通称電子カバナと呼んでいる）を構成する制
御回路である。この回路の使用目的は、モータ７
の周波数応答特性を高くすることと負荷トルク外
乱に対する強さを大きくすることである。即ち、
この回路８４を導入することにより前記比例積分
回路５の周波数特性を高く、回路定数を小さくし
て速度制御系の過度応答を速めることも目的の一
である。なお、モータ駆動回路７６のオペアンプ
８０をパワオペアンプとするときは電流ブースト
用トランジスタ８１，８２は不用にできる。

以上が本発明の主要部分たる速度切換えに伴な
うループ利得の変化を補正する手段についての速
度制御回路系統の説明であるが、さらに位相制御
回路系統で必要な諸切換え等について説明する。

８３は基準信号入力端子であり、第１図で示し
た30HzのVSS又は発振器２６からの出力信号の
入力端子であり、回転磁気ヘツドの回転位相信号
と同期関係にある信号であればよい。従つて、回
転位相信号であつてもよい。８４は従属信号入力
端子であり、第１図で示したFG信号を分周した
信号（FG分周PG信号）又は再生CTL信号であ
り、８５はアンプ、８６は（×３）の時の再生
CTL信号を１／３に分周するための１／３分周
モノマルチである。２４は補償フイルタを示し、
このフイルタを経た位相誤差出力が抵抗８７を介
して速度基準MM１３にミツクスされる。

（×１／５）のときは再生CTL信号が6Hzと
なるため位相制御系は不安定になる。この対策と
して補償フイルタ２４では例えばコンデンサ８８
にトランジスタ８９をONしてコンデンサ９０を
並列接続する構成をとり周波数特性を下げ、台形
波回路２０の外付回路３１では例えばコンデンサ
９１にトランジスタ９２をONしてコンデンサ９
３を並列接続しループ利得を下げるようにしてい
る。

３２はトラツキングMM２８の外付け回路であ
り、コンデンサ９４と固定抵抗９５、手動トラツ
キング調整用可変抵抗９６及びFIX調整用可変抵
抗９７，９８，９９から成る。可変抵抗器９７は
（×３）の設定用としてトランジスタ１００を
ONし、９８は（×１）の設定用、９９は（×
１／５）の設定用として夫々トランジスタ１０
１，１０２をONする構成にしている。従つて、
トランジスタ１００，１０１，１０２には（×
３）“Ｌ”，（×１）“Ｌ”、（×１／５）“Ｌ”の信
号が夫々入力されている。また、１０３は記録指
令信号入力端子であり、記録時入力を“Ｈ”（約
Vccの電圧）としてダイオード１０４をONにし、
記録時のトラツキングMM２８の遅延時間はコン
デンサ９４と抵抗９５だけで決まるようにする。

以上は本発明の一実施例であり、モータ駆動回
路８４は必ずしも逆起電圧制御ループにする必要
はなく、エミツタフオロア駆動の如く単なる供給
電圧制御形駆動回路であつてもよいし、また電流
制御形駆動回路であつてもよい。

さらに実施例では２種類の記録時間を選択的に
切換え得るVTRで、その切換比がV_H：V_L＝２：
１である例を示したが、この切換比に限定される
ものではない。また、特殊再生も（×３）、（×
１／５）に限定されるものではなく任意である。
また、回路構成も第３図に限定されるものではな
く本発明の思想を逸脱しない範囲で任意の構成を
とり得ることは言うまでもない。

以上の説明で明らかなように、本発明では少な
くとも速度切換え比が２倍以上の速度制御系にお
いて有効であり、特にFG信号の分周比を切換え
て、該切換えに連動して比例積分回路の周波数特
性を略比例して切換えるように構成したため、数
倍以上の速度切換えを行なう場合にあつても安定
な速度制御を行なわしめることができる特長があ
り、比例積分回路を用いたためDC利得を理論上
無限大にし得るため温度的にも安定である。ま
た、比例積分回路を用いたことにより（×３）、
（×１）、（×１／５）のときの周波数特性切換え
と記録時間切換えのときの周波数特性切換えを独
立して行なうことができ設計上の利点も多大であ
る。

【図面の簡単な説明】

第１図は従来のVTRのキヤプンタンサーボ系
を示すブロツク図、第２図は同動作説明図、第３
図は本発明の１実施例の電気的結線図である。１……磁気テープ、６……キヤプスタン、７…
…キヤプスタンモータ、８……周波数発電機、１
２，１２ａ，１２ｂ……フリツプフロツプ、１３
……モノマルチ、１４……台形波回路、１５……
パルス整形回路、１６……サンプルホールド回
路、２９……モノマルチの外付回路、３０……台
形波回路の外付回路、３１……台形波回路の外付
回路、５５……比例積分回路、５６……オペアン
プ。

Claims

【特許請求の範囲】１モータの回転数を検出する周波数発電機と、
その周波数発電機の出力を分周する分周回路と、
その分周回路の出力を遅延する遅延回路と、その
遅延回路（または前記分周回路）の出力により傾
斜部分を有する台形波信号を形成する台形波回路
と、前記分周回路（または前記遅延回路）の出力
で形成したパルスにより前記台波信号をサンプリ
ングホールドするサンプルホールド回路と、その
サンプルホールド回路の出力を積分する積分回路
とを備え、前記積分回路の出力に応じて前記モー
タを駆動制御することにより回転速度を制御する
速度制御回路を構成し、前記モータの回転位相を表わす信号または再生
コントロール信号を比較信号とし、外部基準信号
または内部基準信号を基準信号として位相比較す
る位相比較回路を備え、その位相比較回路の出力
に応じて前記遅延回路を制御することにより前記
モータの回転位相を制御する位相制御回路を構成
し、前記分周回路の分周比切換えにより前記モータ
の回転速度を切換えると共に、前記分周比切換え
に連動して前記積分回路の特性を切換えることに
より前記速度制御回路のループ利得の補正を行な
う回転速度制御装置。