JPH0311177B2 - - Google Patents
Info
- Publication number
- JPH0311177B2 JPH0311177B2 JP58194549A JP19454983A JPH0311177B2 JP H0311177 B2 JPH0311177 B2 JP H0311177B2 JP 58194549 A JP58194549 A JP 58194549A JP 19454983 A JP19454983 A JP 19454983A JP H0311177 B2 JPH0311177 B2 JP H0311177B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- branch
- shunts
- signal
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/30—Reactive power compensation
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
本発明はフリツカー発生負荷を有する回路にお
いて、負荷と並列に接続したフリツカー補償装置
に関するものである。
いて、負荷と並列に接続したフリツカー補償装置
に関するものである。
従来例のフリツカー補償装置の回路構成を第１
図に示す。
図に示す。
１ａ，１ｂ，１ｃは進相用コンデンサ、２ａ，
２ｂ，２ｃは直列リアクトル、３ａ，３ｂ，３
ｃ，４ａ，４ｂ，４ｃはサイリスタで、逆並列に
接続され、開閉制御を行う。
２ｂ，２ｃは直列リアクトル、３ａ，３ｂ，３
ｃ，４ａ，４ｂ，４ｃはサイリスタで、逆並列に
接続され、開閉制御を行う。
１ａ，２ａ，３ａ，４ａをNo.１分路とし、同様
な構成で、１ｂ，２ｂ，３ｂ，４ｂ，１ｃ，２
ｃ，３ｃ，４ｃにてNo.２、No.３分路となり、各々
の容量は１：２：４の比として、各分路の組合せ
により７段制御を行うものであり、その制御は負
荷７の電流を変流器（CT）６より電流積分回路
に導かれる。計器用変圧器（PT）５と移相回路
１２とタイミング回路１３よりサンプリング回路
１１にパルス信号を送出し、検出回路１４である
値を保持し、投入分路選択用の選択回路１５より
投入指令を送出し、ゲート回路１８ａ，１８ｂ，
１８ｃで受ける。サイリスタ端子電圧が0V付近
にてパルス信号を送出する同期検出回路１６ａ，
１６ｂ，１６ｃからの信号もゲート回路１８ａ，
１８ｂ，１８ｃで受け、他の過電流検出回路１７
ａ，１７ｂ，１７ｃの信号の論理積が成立したと
きのみゲート回路より信号を送出し、ゲートアン
プ１９ａ，１９ｂ，１９ｃよりサイリスタトリガ
ーし、各進相電流を流して電圧降下を補償する。
な構成で、１ｂ，２ｂ，３ｂ，４ｂ，１ｃ，２
ｃ，３ｃ，４ｃにてNo.２、No.３分路となり、各々
の容量は１：２：４の比として、各分路の組合せ
により７段制御を行うものであり、その制御は負
荷７の電流を変流器（CT）６より電流積分回路
に導かれる。計器用変圧器（PT）５と移相回路
１２とタイミング回路１３よりサンプリング回路
１１にパルス信号を送出し、検出回路１４である
値を保持し、投入分路選択用の選択回路１５より
投入指令を送出し、ゲート回路１８ａ，１８ｂ，
１８ｃで受ける。サイリスタ端子電圧が0V付近
にてパルス信号を送出する同期検出回路１６ａ，
１６ｂ，１６ｃからの信号もゲート回路１８ａ，
１８ｂ，１８ｃで受け、他の過電流検出回路１７
ａ，１７ｂ，１７ｃの信号の論理積が成立したと
きのみゲート回路より信号を送出し、ゲートアン
プ１９ａ，１９ｂ，１９ｃよりサイリスタトリガ
ーし、各進相電流を流して電圧降下を補償する。
次に従来例の動作を第２図により説明する。
制御部では応答遅れはないものと仮定し、コン
デンサ１ａ，１ｂ，１ｃの充電電圧は−√２Ｅ
（Ｖ）とする。このとき負荷電流（図中）によ
り検出回路１４より投入信号を選択回路１５に
送出するが、進相用コンデンサ（以下SCという）
充電電圧の極性により、半サイクル遅れの図中
点にてNo.１分路がONする。
デンサ１ａ，１ｂ，１ｃの充電電圧は−√２Ｅ
（Ｖ）とする。このとき負荷電流（図中）によ
り検出回路１４より投入信号を選択回路１５に
送出するが、進相用コンデンサ（以下SCという）
充電電圧の極性により、半サイクル遅れの図中
点にてNo.１分路がONする。
また負荷電流が図中点にて増加し、No.１分路
よりNo.２分路に投入信号が切り換わつたとき、No.
１分路はOFFするが、No.２分路はSC充電電圧の
極性のため、半サイクル遅れにてONする。
よりNo.２分路に投入信号が切り換わつたとき、No.
１分路はOFFするが、No.２分路はSC充電電圧の
極性のため、半サイクル遅れにてONする。
このためにSC電流は半サイクル間なしとなり、
切れ目発生の欠点を有していた。
切れ目発生の欠点を有していた。
図中点で負荷電流がOFFすると、SC電流も
OFFできるため、電圧変動としては２回の電圧
降下を有することになる。
OFFできるため、電圧変動としては２回の電圧
降下を有することになる。
このように両サイリスタ方式においても、SC
充電電圧の極性により投入時に応答遅れを有し、
また充電の極性によつては応答遅れなしにするこ
とも可能であるが、分路切り換わり時に切れ目が
発生する欠点を有していた。
充電電圧の極性により投入時に応答遅れを有し、
また充電の極性によつては応答遅れなしにするこ
とも可能であるが、分路切り換わり時に切れ目が
発生する欠点を有していた。
これは負荷電流検出後適正容量を選択し、各分
路に投入指令を送出するのみで、切換時に他分路
の投入状況を判定せずに投入指令を切り換えるた
めに、切れ目発生が起こるものである。
路に投入指令を送出するのみで、切換時に他分路
の投入状況を判定せずに投入指令を切り換えるた
めに、切れ目発生が起こるものである。
このために応答遅れが小さくなつても切れ目発
生によりフリツカー改善効果があまり向上しない
欠点があつた。
生によりフリツカー改善効果があまり向上しない
欠点があつた。
本発明は両サイリスタ方式の投入分路の切り換
わり時に発生する電流切れ目の欠点をなくすため
に、投入分路の切り換わり時に、切り換わり後そ
の分路の投入可否を判定してから次段への投入信
号を切り換えることにより、切り目発生の欠点を
なくし、フリツカー改善効果の高いフリツカー補
償装置を提供するものである。
わり時に発生する電流切れ目の欠点をなくすため
に、投入分路の切り換わり時に、切り換わり後そ
の分路の投入可否を判定してから次段への投入信
号を切り換えることにより、切り目発生の欠点を
なくし、フリツカー改善効果の高いフリツカー補
償装置を提供するものである。
以下、本発明のフリツカー補償装置を第３図お
よび第４図に示す実施例により説明する。
よび第４図に示す実施例により説明する。
第３図はフリツカー補償装置の回路説明図で、
１ａ，２ａ，３ａは進相用コンデンサ、２ａ，２
ｂ，２ｃは直列リアクトル、３ａ，３ｂ，３ｃ，
４ａ，４ｂ，４ｃはサイリスタで逆並列接続され
ている。
１ａ，２ａ，３ａは進相用コンデンサ、２ａ，２
ｂ，２ｃは直列リアクトル、３ａ，３ｂ，３ｃ，
４ａ，４ｂ，４ｃはサイリスタで逆並列接続され
ている。
さらにコンデンサ投入時に過渡現象を起こさせ
ないために、サイリスタ両端電圧が0V付近にて
パルス信号を発生する同期検出回路１６ａ，１６
ｂ，１６ｃが各サイリスタ３ａ，４ａ，３ｂ，４
ｂ，３ｃ，４ｃに各々接続されている。
ないために、サイリスタ両端電圧が0V付近にて
パルス信号を発生する同期検出回路１６ａ，１６
ｂ，１６ｃが各サイリスタ３ａ，４ａ，３ｂ，４
ｂ，３ｃ，４ｃに各々接続されている。
この１ａ，２ａ，３ａ，４ａをNo.１分路とし、
これと同一構成で他に２分路１ｂ，２ｂ，３ｂ，
４ｂ，１ｃ，２ｃ，３ｃ，４ｃを有し、各々No.２
分路、No.３分路とする。各々の容量は１：２：４
の比とし、各分路の組合せにより７段階の容量が
得られる。
これと同一構成で他に２分路１ｂ，２ｂ，３ｂ，
４ｂ，１ｃ，２ｃ，３ｃ，４ｃを有し、各々No.２
分路、No.３分路とする。各々の容量は１：２：４
の比とし、各分路の組合せにより７段階の容量が
得られる。
制御部として負荷７の電流を変流器（CT）６
にて検出し、電流積分回路１０、サンプリング回
路１１にて直流電圧に変換する。また計器用変圧
器（PT）５と移相回路１２とタイミング回路１
３よりサンプリング回路１１への投入信号によ
り、検出回路１４に検出値を保持させ、選択回路
１５により投入分路が選択され信号を送出し、判
定回路２０ａ，２０ｂ，２０ｃへ送られる。判定
回路２０ａ，２０ｂ，２０ｃはその分路以外の同
期検出回路１６ａ，１６ｂ，１６ｃから信号を受
けており、投入段切り換わり時に他分路の投入可
否を判定させている。判定回路２０ａ，２０ｂ，
２０ｃよりゲート回路１８ａ，１８ｂ，１８ｃへ
投入信号が送られ、その分路の同期検出回路１６
ａ，１６ｂ，１６ｃからの信号もゲート回路１８
ａ，１８ｂ，１８ｃに送られる。また過電流検出
回路１７ａ，１７ｂ，１７ｃの信号もゲート回路
１８ａ，１８ｂ，１８ｃに送られる。
にて検出し、電流積分回路１０、サンプリング回
路１１にて直流電圧に変換する。また計器用変圧
器（PT）５と移相回路１２とタイミング回路１
３よりサンプリング回路１１への投入信号によ
り、検出回路１４に検出値を保持させ、選択回路
１５により投入分路が選択され信号を送出し、判
定回路２０ａ，２０ｂ，２０ｃへ送られる。判定
回路２０ａ，２０ｂ，２０ｃはその分路以外の同
期検出回路１６ａ，１６ｂ，１６ｃから信号を受
けており、投入段切り換わり時に他分路の投入可
否を判定させている。判定回路２０ａ，２０ｂ，
２０ｃよりゲート回路１８ａ，１８ｂ，１８ｃへ
投入信号が送られ、その分路の同期検出回路１６
ａ，１６ｂ，１６ｃからの信号もゲート回路１８
ａ，１８ｂ，１８ｃに送られる。また過電流検出
回路１７ａ，１７ｂ，１７ｃの信号もゲート回路
１８ａ，１８ｂ，１８ｃに送られる。
ゲート回路１８ａ，１８ｂ，１８ｃでは投入信
号、同期検出回路１６ａ，１６ｂ，１６ｃの信号
などの論理積が成立したとき、ゲートアンプ１９
ａ，１９ｂ，１９ｃに投入信号として送られ、サ
イリスタをトリガーする。
号、同期検出回路１６ａ，１６ｂ，１６ｃの信号
などの論理積が成立したとき、ゲートアンプ１９
ａ，１９ｂ，１９ｃに投入信号として送られ、サ
イリスタをトリガーする。
次に動作原理を第４図により説明する。
第４図ａは負荷電流および電源電圧波形図、ｂ
は負荷電流量を直流分で示す波形図、ｃは選択回
路からのNo.１分路投入信号波形図、ｄは選択回路
からのNo.２分路投入信号波形図、ｅはNo.１分路用
判定回路から送出される信号波形図、ｆはNo.１，
No.２分路の同期検出回路より送出されるパルス信
号波形図、ｇはコンデンサ１ａの進相電流ic1、
波形図ｈはコンデンサ１ｂの進相電流ic1波形図、
ｉは合成電流ic1＋ic2の波形図、ｊは電圧降下に
等価的な電圧波形図である。
は負荷電流量を直流分で示す波形図、ｃは選択回
路からのNo.１分路投入信号波形図、ｄは選択回路
からのNo.２分路投入信号波形図、ｅはNo.１分路用
判定回路から送出される信号波形図、ｆはNo.１，
No.２分路の同期検出回路より送出されるパルス信
号波形図、ｇはコンデンサ１ａの進相電流ic1、
波形図ｈはコンデンサ１ｂの進相電流ic1波形図、
ｉは合成電流ic1＋ic2の波形図、ｊは電圧降下に
等価的な電圧波形図である。
第４図ａにおいて、Ｅは電源電圧、iwは負荷電
流を示し、負荷が図中点より投入し、変流器よ
り検出され、選択回路１５により、No.１分路に、
第４図ｃのごとく投入指令を送出したとする。
流を示し、負荷が図中点より投入し、変流器よ
り検出され、選択回路１５により、No.１分路に、
第４図ｃのごとく投入指令を送出したとする。
このとき、進相用コンデンサ１ａは負に充電さ
れているとすると、同期検出回路１６ａよりのパ
ルス信号は、第４図ｆのごとく電源電圧Ｅが真の
ピーク付近にて同期パルスを送出している。
れているとすると、同期検出回路１６ａよりのパ
ルス信号は、第４図ｆのごとく電源電圧Ｅが真の
ピーク付近にて同期パルスを送出している。
上述の投入信号第４図ｃと、この同期パルスが
一致するｃ点よりサイリスタ３ａ，４ａがON
し、No.１分路の進相電流が流れる。
一致するｃ点よりサイリスタ３ａ，４ａがON
し、No.１分路の進相電流が流れる。
さらに点より負荷電流が約２倍に増加し、遅
れ無効電力も２倍となると、選択回路１５によ
り、第４図ｃ，ｄのごとく、No.１分路からNo.２分
路に投入信号が切り換えられる。
れ無効電力も２倍となると、選択回路１５によ
り、第４図ｃ，ｄのごとく、No.１分路からNo.２分
路に投入信号が切り換えられる。
しかしNo.２分路はNo.１分路と同様に、進相用コ
ンデンサ１ｂは負に充電されていると仮定する
と、No.１分路と同様に第４図ｆのごとく同期パル
スを送出しているため、投入信号が切り換わつた
時点では、No.２分路はONできないことになる。
ンデンサ１ｂは負に充電されていると仮定する
と、No.１分路と同様に第４図ｆのごとく同期パル
スを送出しているため、投入信号が切り換わつた
時点では、No.２分路はONできないことになる。
このようなとき、No.１分路用判定回路２０ａは
投入指令を継続し、半サイクル後No.２分路の同期
検出回路１６ｂよりの同期パルスを受けてから、
No.１分路の投入信号を消し、同時にNo.２分路用判
定回路２０ｂでは、同期パルスと投入信号により
サイリスタ３ｂ，４ｂをONし、第４図ｈの点
より進相電流を流し、合成でみると第４図ｉのご
とく切れ目がなく連続的に流れることになる。
投入指令を継続し、半サイクル後No.２分路の同期
検出回路１６ｂよりの同期パルスを受けてから、
No.１分路の投入信号を消し、同時にNo.２分路用判
定回路２０ｂでは、同期パルスと投入信号により
サイリスタ３ｂ，４ｂをONし、第４図ｈの点
より進相電流を流し、合成でみると第４図ｉのご
とく切れ目がなく連続的に流れることになる。
ただ、負荷電流iwが点より増加しているに
もかかわらず、進相電流は充電電圧の極性により
半サイクル遅れとなり、第４図ｊのごとく電圧降
下が発生するが、従来例のごとく切れ目発生に比
較し、フリツカー改善効果が著しく向上できるも
のである。
もかかわらず、進相電流は充電電圧の極性により
半サイクル遅れとなり、第４図ｊのごとく電圧降
下が発生するが、従来例のごとく切れ目発生に比
較し、フリツカー改善効果が著しく向上できるも
のである。
なお、上述の実施例では、No.１分路からNo.２分
路への切り換わりについて述べたが、No.１分路か
らNo.３分路へ、No.２分路からNo.３分路へ等々も同
様に行なうことができる。
路への切り換わりについて述べたが、No.１分路か
らNo.３分路へ、No.２分路からNo.３分路へ等々も同
様に行なうことができる。
また逆並列サイリスタと同等の機能を有するト
ライアツクを使用しても同様に行うことができ
る。
ライアツクを使用しても同様に行うことができ
る。
本発明により、負荷通電中に容量が頻繁に変化
するものや、溶接機が多数あり、通電中の各種重
なり電流のため、容量切り換えが頻繁にある場合
でも、フリツカー改善効果が高いものとなる。
するものや、溶接機が多数あり、通電中の各種重
なり電流のため、容量切り換えが頻繁にある場合
でも、フリツカー改善効果が高いものとなる。
以上のように本発明のフリツカー補償装置は、
両サイリスタによる高速応答性を生かし、かつ分
路切り換わり時に発生する切れ目をなくすことに
より、従来に比較してフリツカー改善効果を向上
でき、工業的ならびに実用的価値の大なるもので
ある。
両サイリスタによる高速応答性を生かし、かつ分
路切り換わり時に発生する切れ目をなくすことに
より、従来に比較してフリツカー改善効果を向上
でき、工業的ならびに実用的価値の大なるもので
ある。
第１図は従来のフリツカー補償装置の回路ブロ
ツクダイヤグラム、第２図は同従来のフリツカ補
償装置の各部の波形図、第３図は本発明のフリツ
カー補償装置の一実施例の回路ブロツクダイヤグ
ラム、第４図は同本発明のフリツカ補償装置の各
部の波形図である。 １ａ，１ｂ，１ｃ：進相用コンデンサ、２ａ，
２ｂ，２ｃ：直列リアクトル、３ａ，３ｂ，３
ｃ，４ａ，４ｂ，４ｃ：サイリスタ、７：負荷、
１５：選択回路、１６ａ，１６ｂ，１６ｃ：同期
検出回路、１８ａ，１８ｂ，１８ｃ：ゲート回
路、２０ａ，２０ｂ，２０ｃ：判定回路。
ツクダイヤグラム、第２図は同従来のフリツカ補
償装置の各部の波形図、第３図は本発明のフリツ
カー補償装置の一実施例の回路ブロツクダイヤグ
ラム、第４図は同本発明のフリツカ補償装置の各
部の波形図である。 １ａ，１ｂ，１ｃ：進相用コンデンサ、２ａ，
２ｂ，２ｃ：直列リアクトル、３ａ，３ｂ，３
ｃ，４ａ，４ｂ，４ｃ：サイリスタ、７：負荷、
１５：選択回路、１６ａ，１６ｂ，１６ｃ：同期
検出回路、１８ａ，１８ｂ，１８ｃ：ゲート回
路、２０ａ，２０ｂ，２０ｃ：判定回路。
Claims (1)
- １ 進相用コンデンサ、直列リアクトルおよび半
導体スイツチにより構成された分路を負荷と並列
に複数群設け、該分路を開閉制御してなるフリツ
カー補償装置において、各半導体スイツチの両端
子電圧が0V付近にてパルス信号を発生する同期
検出回路と、負荷容量を検出して投入分路を選択
し投入信号を送出する選択回路と、投入された分
路以外の他の分路の信号を上記同期検出回路から
受けるとともに、投入分路がある分路から他の分
路に変換されたとき、他の分路の同期パルスが発
生するまで継続してある分路の投入信号を保持す
る判定回路と、該判定回路および同期検出回路か
らの信号を受けて半導体スイツチにゲート信号を
送出するゲート回路とを備え、分路切換時に電流
の切れ目なく制御することを特徴とするフリツカ
ー補償装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194549A JPS6087628A (ja) | 1983-10-17 | 1983-10-17 | フリツカ−補償装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194549A JPS6087628A (ja) | 1983-10-17 | 1983-10-17 | フリツカ−補償装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6087628A JPS6087628A (ja) | 1985-05-17 |
| JPH0311177B2 true JPH0311177B2 (ja) | 1991-02-15 |
Family
ID=16326381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58194549A Granted JPS6087628A (ja) | 1983-10-17 | 1983-10-17 | フリツカ−補償装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6087628A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0641348U (ja) * | 1992-10-22 | 1994-05-31 | 日新電機株式会社 | 注入回路方式アクティブフィルタ |
| JP5965277B2 (ja) * | 2012-10-10 | 2016-08-03 | 株式会社指月電機製作所 | コンデンサ装置 |
-
1983
- 1983-10-17 JP JP58194549A patent/JPS6087628A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6087628A (ja) | 1985-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5808378A (en) | Control arrangement and method for high-speed source transfer switching system | |
| JPH0740761B2 (ja) | 交流電気車の制御装置 | |
| CA2041272C (en) | Phase controlled capacitor for series compensation of a high voltage transmission line | |
| US4079443A (en) | Circuit arrangement for starting up a converter having forced commutation with correct phase | |
| JPH0311177B2 (ja) | ||
| CN110429665B (zh) | 一种换相序控制方法及系统 | |
| US4058738A (en) | Method and circuit arrangement for starting up a converter having forced commutation with the correct phase | |
| CA1159522A (en) | System for coupling a capacitance to an ac voltage network | |
| JPH0320977B2 (ja) | ||
| EP0231315A1 (en) | Induction motor drive arrangement | |
| JP2830619B2 (ja) | 静止形無効電力補償装置 | |
| JPH0832364B2 (ja) | 溶接機用電源装置 | |
| JP2001275255A (ja) | 電圧補償装置 | |
| JPH08314557A (ja) | 無効電力補償装置の制御装置 | |
| US11431241B2 (en) | Frequency converter with simplified pre-charging circuit | |
| JP2703586B2 (ja) | フリッカー補償装置 | |
| JP3077300B2 (ja) | 瞬時電圧低下補償装置 | |
| SU1102015A1 (ru) | Способ управлени трехфазным нулевым тиристорным выпр мителем | |
| JP2671388B2 (ja) | 電圧変動抑制装置における電圧検出回路 | |
| SU1339828A1 (ru) | Способ управлени тиристорным коммутатором трехфазной конденсаторной батареи | |
| SU1350743A1 (ru) | Способ защиты тиристорного преобразовател | |
| SU851640A1 (ru) | Способ переключени двух фазныхСЕТЕй пЕРЕМЕННОгО TOKA | |
| JPH10253680A (ja) | 開閉装置の短時間耐電流試験方法 | |
| JPH08314559A (ja) | 変圧器突入電流抑制装置 | |
| JPS61255418A (ja) | 受電線路の力率制御装置 |