JPH03107989A - 電子回路チップの実装方法 - Google Patents
電子回路チップの実装方法Info
- Publication number
- JPH03107989A JPH03107989A JP24744189A JP24744189A JPH03107989A JP H03107989 A JPH03107989 A JP H03107989A JP 24744189 A JP24744189 A JP 24744189A JP 24744189 A JP24744189 A JP 24744189A JP H03107989 A JPH03107989 A JP H03107989A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- bump electrodes
- substrate
- electronic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000004806 packaging method and process Methods 0.000 title 1
- 239000011347 resin Substances 0.000 claims abstract description 42
- 229920005989 resin Polymers 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 238000002788 crimping Methods 0.000 claims description 3
- 238000003848 UV Light-Curing Methods 0.000 abstract 1
- 238000001723 curing Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
電子回路チップに形成されたバンプ電極と基板に形成さ
れた金属端子とを圧着手段で接続させる電子回路チップ
の実装方法に関し、 該接続の信幀性の向上を目的とし、 該金属端子の形成された該基板の表面または、該バンプ
電極の形成された該チップの表面に紫外線硬化型樹脂を
塗布し、 該樹脂を約１５０℃〜該樹脂の耐性温度に加熱した状態
で、該金属端子に該バンプ電極を圧着させると共に、紫
外線を該樹脂に照射することを特徴とし構成する。
れた金属端子とを圧着手段で接続させる電子回路チップ
の実装方法に関し、 該接続の信幀性の向上を目的とし、 該金属端子の形成された該基板の表面または、該バンプ
電極の形成された該チップの表面に紫外線硬化型樹脂を
塗布し、 該樹脂を約１５０℃〜該樹脂の耐性温度に加熱した状態
で、該金属端子に該バンプ電極を圧着させると共に、紫
外線を該樹脂に照射することを特徴とし構成する。
本発明は電子回路チップの実装方法、特に圧着手段で電
子回路チップのバンプ電極を回路基板の金属端子に接続
させると共に、該バンプ電極の周囲を樹脂で固める電子
回路チップの実装方法に関する。
子回路チップのバンプ電極を回路基板の金属端子に接続
させると共に、該バンプ電極の周囲を樹脂で固める電子
回路チップの実装方法に関する。
最近の液晶表示パネルは、表示部の大画面化に加え薄形
化、軽量化、低価格化が一層強く要求されている。その
ため、該パネルに実装されるパネ小駆動回路部品チップ
の実装構造は、アウターリードボンディング装置を利用
するＴＡＢ （ｔａｐｅａｕｔｏｍａｔｅｄ ｂｏｎ
ｄｉｎｇ）方式から、バンプ電極を利用するＣ ＯＧ
（ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式に替わろうとして
いる。
化、軽量化、低価格化が一層強く要求されている。その
ため、該パネルに実装されるパネ小駆動回路部品チップ
の実装構造は、アウターリードボンディング装置を利用
するＴＡＢ （ｔａｐｅａｕｔｏｍａｔｅｄ ｂｏｎ
ｄｉｎｇ）方式から、バンプ電極を利用するＣ ＯＧ
（ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式に替わろうとして
いる。
ＣＯＧ方式によるチップの実装技術において、バンプ電
極と端子との接続に対する信顧性の確保が、特に重要で
ある。
極と端子との接続に対する信顧性の確保が、特に重要で
ある。
第４図は従来技術により液晶表示パネルのガラス基板に
駆動用電子回路チップを実装する方法の説明図、第５図
は第４図に示す方法で実装したチップの側面図である。
駆動用電子回路チップを実装する方法の説明図、第５図
は第４図に示す方法で実装したチップの側面図である。
第４図（イ）において、電子回路チップ１の上面には、
その所定部に金をメタライズした等のバンプ電極被着用
金属端子２を形成し、端子２の上に金等にてなるバンプ
電極３を形成させる。
その所定部に金をメタライズした等のバンプ電極被着用
金属端子２を形成し、端子２の上に金等にてなるバンプ
電極３を形成させる。
第４図（ｒｌ）において、チップ１を搭載するガラス基
板４の上面には、バンプ電極３に対向するバンプ電極接
続用金属端子５を形成させる。
板４の上面には、バンプ電極３に対向するバンプ電極接
続用金属端子５を形成させる。
第４図（ハ）において、バンプ電極３を下向きにしたチ
ップ１は、上下動可能なウェッジ６の下面に真空吸着等
の手段によって保持させると共に、端子５を覆うように
紫外線硬化型樹脂７が塗布された基板４は、平面内にお
けるＸ−Ｙ方向の移動および回転可能なテーブル８の上
面に固定させ、下方よりの紫外線が透過する孔９を設け
たテーブル８は、バンプ電極３と端子５とが上下方向に
対向するように調整する。
ップ１は、上下動可能なウェッジ６の下面に真空吸着等
の手段によって保持させると共に、端子５を覆うように
紫外線硬化型樹脂７が塗布された基板４は、平面内にお
けるＸ−Ｙ方向の移動および回転可能なテーブル８の上
面に固定させ、下方よりの紫外線が透過する孔９を設け
たテーブル８は、バンプ電極３と端子５とが上下方向に
対向するように調整する。
第４図（ニ）において、ウェッジ６を降下せしめ未硬化
樹脂７に突入したバンプ電極３が、適当な押圧力で端子
５と接触するようにすると共に、基板４を透過する紫外
線１０を樹脂７に照射させる。
樹脂７に突入したバンプ電極３が、適当な押圧力で端子
５と接触するようにすると共に、基板４を透過する紫外
線１０を樹脂７に照射させる。
その結果、バンプ電極３と端子５は電気的に接続され、
硬化した樹脂７はチップ１を基板４に接着させると共に
バンプ電極３の周囲を固め、第４図に示す如くチップ１
の実装が完了する。
硬化した樹脂７はチップ１を基板４に接着させると共に
バンプ電極３の周囲を固め、第４図に示す如くチップ１
の実装が完了する。
常温で行う従来の前記チップ実装方法において、バンプ
電極３と端子５との接続はそれ自体の機械的強度が不充
分であり、チップ１と基板４との対向間隙を埋めバンプ
電極３の周囲を固める樹脂７は、該接続を維持せしめる
ために必要となる。
電極３と端子５との接続はそれ自体の機械的強度が不充
分であり、チップ１と基板４との対向間隙を埋めバンプ
電極３の周囲を固める樹脂７は、該接続を維持せしめる
ために必要となる。
しかしながら、２５°Ｃ程度の常温で実施する従来の前
記電子回路チップ実装方法は、バンプ電極３と端子５と
の接続に対する信頬性が低（，１００″Ｃ９３０分→室
温、１５分→−３０°Ｃ２３０分の温度サイクル試験を
１０回繰り返すとその接続不良は約１７％となり、該温
度サイクル試験を２０回繰り返したときの接続不良は約
２５％になるという問題点があった。
記電子回路チップ実装方法は、バンプ電極３と端子５と
の接続に対する信頬性が低（，１００″Ｃ９３０分→室
温、１５分→−３０°Ｃ２３０分の温度サイクル試験を
１０回繰り返すとその接続不良は約１７％となり、該温
度サイクル試験を２０回繰り返したときの接続不良は約
２５％になるという問題点があった。
本発明の目的は、前記接続不良を無くすことである。
本発明はその実施例を示す第１図によれば、電子回路チ
ップ１に形成されたバンプ電極３と基板４に形成された
金属端子５とを圧着手段で接続させるに際して、 金属端子５の形成された基板４の表面または、バンプ電
極３の形成されたチップｌの表面に紫外線硬化型樹脂７
を塗布し、 樹脂７を約１５０℃〜樹脂７の耐性温度に加熱した状態
で、金属端子５にバンプ電極３を圧着させると共に、紫
外線ｌｏを樹脂７に照射することを特徴とする電子回路
チップの実装方法である。
ップ１に形成されたバンプ電極３と基板４に形成された
金属端子５とを圧着手段で接続させるに際して、 金属端子５の形成された基板４の表面または、バンプ電
極３の形成されたチップｌの表面に紫外線硬化型樹脂７
を塗布し、 樹脂７を約１５０℃〜樹脂７の耐性温度に加熱した状態
で、金属端子５にバンプ電極３を圧着させると共に、紫
外線ｌｏを樹脂７に照射することを特徴とする電子回路
チップの実装方法である。
以上説明したように、本発明による電子回路チップの実
装方法は、バンプ電極を端子に接続せしめると共に該バ
ンプ電極の周囲を紫外線硬化型樹脂で固めるのに際し、
該樹脂の硬化時に加熱し、硬化、冷却したとき該樹脂の
収縮を利用してバンプ電極の周囲を強（固めるようにし
たことにより、機械的に強度の弱い該接続が補強され、
温度サイクル試験成績が格段に向上可能である。
装方法は、バンプ電極を端子に接続せしめると共に該バ
ンプ電極の周囲を紫外線硬化型樹脂で固めるのに際し、
該樹脂の硬化時に加熱し、硬化、冷却したとき該樹脂の
収縮を利用してバンプ電極の周囲を強（固めるようにし
たことにより、機械的に強度の弱い該接続が補強され、
温度サイクル試験成績が格段に向上可能である。
〔実施例〕
以下に、図面を用いて本発明の詳細な説明する。
第１図は本発明方法を液晶表示パネルの製造に適用した
一実施例による電子回路チップ実装方法の説明図、第２
図は第１図に示す方法で実装したチップの側面図、第３
図は接続不良発生率と温度サイクル回数との関係を示す
図である。
一実施例による電子回路チップ実装方法の説明図、第２
図は第１図に示す方法で実装したチップの側面図、第３
図は接続不良発生率と温度サイクル回数との関係を示す
図である。
第１図において第４図と共通部分には同一符号を使用し
た。
た。
第１図（イ）において、電子回路チップ１の上面には、
その所定部に金をメタライズした等のバンプ電極被着用
金属端子２を形成し、端子２の上に金等にてなるバンプ
電極３を形成させる。
その所定部に金をメタライズした等のバンプ電極被着用
金属端子２を形成し、端子２の上に金等にてなるバンプ
電極３を形成させる。
第１図（０）において、チップ１を搭載するガラス基板
４の上面には、バンプ電極３に対向するバンプ電極接続
用金属端子５を形成させる。
４の上面には、バンプ電極３に対向するバンプ電極接続
用金属端子５を形成させる。
第１図（ハ）において、バンプ電極３を下向きにしたチ
ップｌは、ヒーターを内蔵し上下動可能なウェッジ１１
の下面に真空吸着等の手段によって保持されると共に、
端子５を覆うように紫外線硬化型樹脂７が塗布された基
板４は、平面内おけるＸ−Ｙ方向の移動および回転可能
なテーブル８の上面に固定され、下方よりの紫外線が透
過する孔９を設けたテーブル８は、バンプ電極３と端子
５とが上下方向に対向するように調整する。
ップｌは、ヒーターを内蔵し上下動可能なウェッジ１１
の下面に真空吸着等の手段によって保持されると共に、
端子５を覆うように紫外線硬化型樹脂７が塗布された基
板４は、平面内おけるＸ−Ｙ方向の移動および回転可能
なテーブル８の上面に固定され、下方よりの紫外線が透
過する孔９を設けたテーブル８は、バンプ電極３と端子
５とが上下方向に対向するように調整する。
第１図（ニ）において、内蔵ヒーターに通電し約１５０
℃に加熱したウェッジ１１を降下せしめ未硬化樹脂７に
突入したバンプ電極３が、適当な押圧力で端子５と接触
するようにすると共に、基板４を透過する紫外線ＩＯを
樹脂７に照射させる。
℃に加熱したウェッジ１１を降下せしめ未硬化樹脂７に
突入したバンプ電極３が、適当な押圧力で端子５と接触
するようにすると共に、基板４を透過する紫外線ＩＯを
樹脂７に照射させる。
その結果、バンプ電極３は端子５と接続され、チップ１
を介して約１５０℃に加熱され紫外線１０を受けて硬化
した樹脂７は、チップ１を基板４に固着させると共にバ
ンプ電極３の周囲を固め、第２図に示す如くチップ１の
実装が完了する。
を介して約１５０℃に加熱され紫外線１０を受けて硬化
した樹脂７は、チップ１を基板４に固着させると共にバ
ンプ電極３の周囲を固め、第２図に示す如くチップ１の
実装が完了する。
このようにして、チップ１の実装に寄与する樹脂７は、
加熱によって膨張状態で硬化し、常温に戻したときの冷
却によって収縮し、該収縮によってバンプ電極３の周囲
を従来方法のそれより強く固めることになる。
加熱によって膨張状態で硬化し、常温に戻したときの冷
却によって収縮し、該収縮によってバンプ電極３の周囲
を従来方法のそれより強く固めることになる。
第３図７において、縦軸はバンプ電極３と端子５との接
続不良発生率（％）、横軸は１００°０１３０分→室温
、１５分→−３０°Ｃ１３０分に変化する温度サイクル
の回数であり、プロットした実測値を結ぶ直線に添え書
きした数値２５℃、１００°Ｃ，１５０°Ｃは、それぞ
れ樹脂硬化時の温度である。
続不良発生率（％）、横軸は１００°０１３０分→室温
、１５分→−３０°Ｃ１３０分に変化する温度サイクル
の回数であり、プロットした実測値を結ぶ直線に添え書
きした数値２５℃、１００°Ｃ，１５０°Ｃは、それぞ
れ樹脂硬化時の温度である。
第３図より、１５０ ”Ｃに加熱した状態で樹脂７を硬
化させた試料は、２０回の温度サイクル試験に対し接続
不良が零である。
化させた試料は、２０回の温度サイクル試験に対し接続
不良が零である。
１００″Ｃに加熱した状態で樹脂７を硬化させた試料は
、２０回の温度サイクル試験に対し接続不良が約９％で
あり、２５”Ｃ（常温）で樹脂７を硬化させた試料は、
２０回の温度サイクル試験に対し接続不良が約２５％で
あった。
、２０回の温度サイクル試験に対し接続不良が約９％で
あり、２５”Ｃ（常温）で樹脂７を硬化させた試料は、
２０回の温度サイクル試験に対し接続不良が約２５％で
あった。
なお、上記実施例において紫外線硬化型樹脂７は、基板
４に塗布し約１５０℃に加熱した状態で紫外線１０を照
射したが、基板４に替えてチップ１に塗布してもよく、
加熱温度は樹脂７の耐性温度例えば樹脂７の製造時にお
ける反応温度（−例として２６０℃〜３００°Ｃ）を越
えない範囲に高くすることができる。
４に塗布し約１５０℃に加熱した状態で紫外線１０を照
射したが、基板４に替えてチップ１に塗布してもよく、
加熱温度は樹脂７の耐性温度例えば樹脂７の製造時にお
ける反応温度（−例として２６０℃〜３００°Ｃ）を越
えない範囲に高くすることができる。
また、本発明方法は上記実施例の液晶表示パネル以外、
例えば半導体チップをパッケージに実装させる等に適用
できることを付記する。
例えば半導体チップをパッケージに実装させる等に適用
できることを付記する。
以上説明したように本発明方法によれば、樹脂の収縮を
利用してバンプ電極の周囲を、従来方法より強く固める
ようにしたことにより、機械的に強度の弱い該接続が強
化され、温度サイクル試験成績を格段に向上し得た効果
が顕著である。
利用してバンプ電極の周囲を、従来方法より強く固める
ようにしたことにより、機械的に強度の弱い該接続が強
化され、温度サイクル試験成績を格段に向上し得た効果
が顕著である。
第１図は本発明方法の一実施例によるチップ実装方法の
説明図、 第２図は第１図に示す方法で実装したチップの側面図、 第３図は接続不良発生率と温度サイクル回数との関係を
示す図、 第４図は従来技術によるチップ実装方法の説明図、 第５図は第４図に示す方法で実装したチップの側面図、 である。 図中において、 １は電子回路チップ、 ３はバンプ電極、 ４はガラス基板 （基板） ５は基板の金属端子、 ７は紫外線硬化型樹脂、 １０は紫外線、 １１は加圧。 加熱用ウェッジ、 を示す。 牛 第１図に示を方法１′稟装しｔ；手ツブの側面図第２図 ｔｌＴ良銅生串と′ｉＬ／ｌサイクル回数との関係と示
す図第 図 躬 図 （ニ） 従采才灸′＃１にするす、、ブ疋装方、゛去の説日月図
ｉ／ＩＪ４ 図
説明図、 第２図は第１図に示す方法で実装したチップの側面図、 第３図は接続不良発生率と温度サイクル回数との関係を
示す図、 第４図は従来技術によるチップ実装方法の説明図、 第５図は第４図に示す方法で実装したチップの側面図、 である。 図中において、 １は電子回路チップ、 ３はバンプ電極、 ４はガラス基板 （基板） ５は基板の金属端子、 ７は紫外線硬化型樹脂、 １０は紫外線、 １１は加圧。 加熱用ウェッジ、 を示す。 牛 第１図に示を方法１′稟装しｔ；手ツブの側面図第２図 ｔｌＴ良銅生串と′ｉＬ／ｌサイクル回数との関係と示
す図第 図 躬 図 （ニ） 従采才灸′＃１にするす、、ブ疋装方、゛去の説日月図
ｉ／ＩＪ４ 図
Claims (1)
- 【特許請求の範囲】 電子回路チップ（１）に形成されたバンプ電極（３）と
基板（４）に形成された金属端子（５）とを圧着手段で
接続させるに際して、 該金属端子（５）の形成された該基板（４）の表面また
は、該バンプ電極（３）の形成された該チップ（１）の
表面に紫外線硬化型樹脂（７）を塗布し、該樹脂（７）
を約１５０℃〜該樹脂（７）の耐性温度に加熱した状態
で、該金属端子（５）に該バンプ電極（３）を圧着させ
ると共に、紫外線（１０）を該樹脂（７）に照射するこ
とを特徴とする電子回路チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24744189A JPH03107989A (ja) | 1989-09-22 | 1989-09-22 | 電子回路チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24744189A JPH03107989A (ja) | 1989-09-22 | 1989-09-22 | 電子回路チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03107989A true JPH03107989A (ja) | 1991-05-08 |
Family
ID=17163490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24744189A Pending JPH03107989A (ja) | 1989-09-22 | 1989-09-22 | 電子回路チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03107989A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229209B1 (en) | 1995-02-23 | 2001-05-08 | Matsushita Electric Industrial Co., Ltd. | Chip carrier |
-
1989
- 1989-09-22 JP JP24744189A patent/JPH03107989A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6229209B1 (en) | 1995-02-23 | 2001-05-08 | Matsushita Electric Industrial Co., Ltd. | Chip carrier |
| US6365499B1 (en) | 1995-02-23 | 2002-04-02 | Matsushita Electric Industrial Co., Ltd. | Chip carrier and method of manufacturing and mounting the same |
| US6372547B2 (en) | 1995-02-23 | 2002-04-16 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing electronic device with resin layer between chip carrier and circuit wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2924830B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05243231A (ja) | 電子部品実装接続体およびその製造方法 | |
| JPH07283244A (ja) | 共有結合の形成によるポリイミド樹脂面への接着方法 | |
| JP2001007156A (ja) | 電子素子の実装方法 | |
| JPH04301817A (ja) | 液晶表示装置とその製造方法 | |
| JPH1187429A (ja) | 半導体チップの実装方法 | |
| JPH03107989A (ja) | 電子回路チップの実装方法 | |
| US6543109B1 (en) | Method of manufacturing a surface acoustic wave apparatus | |
| JPS63151033A (ja) | 半導体装置の製造方法 | |
| US6369450B1 (en) | Method of producing mounting structure and mounting structure produced by the same | |
| JP2000100862A (ja) | ベアチップ実装方法 | |
| KR100614564B1 (ko) | 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법 | |
| JP2833272B2 (ja) | Ｉｃ実装方法 | |
| JPS6392036A (ja) | 半導体装置の実装構造 | |
| JP2001007488A (ja) | 半導体装置の実装構造及びその実装方法 | |
| JPS59144146A (ja) | 混成集積回路装置の製造方法 | |
| JPH02101753A (ja) | 半導体チップの取付構造 | |
| JPH08293526A (ja) | 電極端子の接合方法およびその接合構造 | |
| JPH04117477A (ja) | 異方性導電材料及びこれを用いた集積回路素子の接続方法 | |
| JPH08139138A (ja) | 電子部品の接続方法 | |
| JPS61198738A (ja) | 半導体装置の製造方法 | |
| JPS62281340A (ja) | 接続体 | |
| JPS63151031A (ja) | 半導体装置の接続方法 | |
| JPH11340280A (ja) | 半導体ｉｃの実装方法 | |
| JPH0311565A (ja) | 電極の接続構造 |