JPH03102853A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03102853A JPH03102853A JP24011389A JP24011389A JPH03102853A JP H03102853 A JPH03102853 A JP H03102853A JP 24011389 A JP24011389 A JP 24011389A JP 24011389 A JP24011389 A JP 24011389A JP H03102853 A JPH03102853 A JP H03102853A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- layer
- wiring
- sog
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000011810 insulating material Substances 0.000 claims description 6
- 239000012530 fluid Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000011347 resin Substances 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 abstract description 3
- 230000008021 deposition Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000001459 lithography Methods 0.000 abstract 1
- 238000005406 washing Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 23
- 238000004140 cleaning Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法に係り、特にスピニオングラス（
ＳＯＧ＞などの絶縁層の一部あるいは全部に使用した半
導体装置の製造方法に関し、コンタクトホールでの上記
断線７を生じやすいＳＯＧによる平坦化法を改善するこ
とを目的とし、基板上に形成した下部導電層上に流動性
を有する絶縁物を塗布した後、該絶縁物を硬化させて絶
縁膜を形成する工程と、該導電層上の該絶縁膜を除去し
て上部導電層とのコンタクトを得るためのコンタクトホ
ールを形成する工程と、前絶縁膜に再度硬化処理を施こ
す工程と、該コンタクトホール上に上部導電層を形成す
る工程を含むことを構或とする。
ＳＯＧ＞などの絶縁層の一部あるいは全部に使用した半
導体装置の製造方法に関し、コンタクトホールでの上記
断線７を生じやすいＳＯＧによる平坦化法を改善するこ
とを目的とし、基板上に形成した下部導電層上に流動性
を有する絶縁物を塗布した後、該絶縁物を硬化させて絶
縁膜を形成する工程と、該導電層上の該絶縁膜を除去し
て上部導電層とのコンタクトを得るためのコンタクトホ
ールを形成する工程と、前絶縁膜に再度硬化処理を施こ
す工程と、該コンタクトホール上に上部導電層を形成す
る工程を含むことを構或とする。
本発明は半導体装置の製造方法に係り、特にスピニオン
グラス（ＳＯＧ）を絶縁層の一部あるいは全部に使用し
た半導体装置の製造方法に関する。
グラス（ＳＯＧ）を絶縁層の一部あるいは全部に使用し
た半導体装置の製造方法に関する。
近年の半導体装置の製造方法では多層配線の発達に伴な
い断線防止等のため配線段差を平坦にすることが要求さ
れている。そのために段差部をＳＯＧのような樹脂で平
坦化させる必要がある。
い断線防止等のため配線段差を平坦にすることが要求さ
れている。そのために段差部をＳＯＧのような樹脂で平
坦化させる必要がある。
従来、多層配線の製造は第２八図ないし第２Ｄ図に示す
工程を経て実施されている。
工程を経て実施されている。
第２Ａ図に示すように基板ｌに第１層の配線２がＣＶＤ
法を用いて、例えば多結晶シリコンにより形成され、そ
の上にＳＯＧをスピンコート法により塗布し、キュア（
熱処理）を行いｓｏＧ層３を形成し平坦化を行なってい
た。
法を用いて、例えば多結晶シリコンにより形成され、そ
の上にＳＯＧをスピンコート法により塗布し、キュア（
熱処理）を行いｓｏＧ層３を形成し平坦化を行なってい
た。
次に第２Ｂ図に示すようにＳＯＧ層３の所定位置にコン
タクトホール４を形成し、コンタクトホール内でのコン
タクトを確実にするため前処理とし，て弗酸系の溶液で
全面洗浄を行っていた。しかしながら第２Ｃ図に示すよ
うに、コンタクトホール４の側壁が上記洗浄によって一
部溶失して凹部５が形成された。
タクトホール４を形成し、コンタクトホール内でのコン
タクトを確実にするため前処理とし，て弗酸系の溶液で
全面洗浄を行っていた。しかしながら第２Ｃ図に示すよ
うに、コンタクトホール４の側壁が上記洗浄によって一
部溶失して凹部５が形成された。
そのため、第２Ｄ図に示すようにコンタクトをとるため
の第２の配線層（コンタクト配線〉 ６を形成した際、
コンタクトホール側壁部で断線７が生じた。
の第２の配線層（コンタクト配線〉 ６を形成した際、
コンタクトホール側壁部で断線７が生じた。
本発明はコンタクトホールでの上記断線７を生じゃすい
ＳＯＧによる平坦化法を改善することを目的とする。
ＳＯＧによる平坦化法を改善することを目的とする。
上記課題は本発明によれば基板上に形成した下部導電層
上に流動性を有する絶縁物を塗布した後、該絶縁物を硬
化させて絶縁膜を形成する工程と、該導電層上の該絶縁
膜を除去して上部導電層とのコンタクトを得るためのコ
ンタクトホールを形成する工程と、前絶縁膜に再度硬化
処理を施こす工程と、該コンタクトホール上に上部導電
層を形戊する工程を含むことを特徴とする半導体装置の
製造方法によって解決される。
上に流動性を有する絶縁物を塗布した後、該絶縁物を硬
化させて絶縁膜を形成する工程と、該導電層上の該絶縁
膜を除去して上部導電層とのコンタクトを得るためのコ
ンタクトホールを形成する工程と、前絶縁膜に再度硬化
処理を施こす工程と、該コンタクトホール上に上部導電
層を形戊する工程を含むことを特徴とする半導体装置の
製造方法によって解決される。
本発明によればＳＯＧ層にコンタクトホール形成後のコ
ンタクト保障前処理による側壁にＳＯＧの凹部あるいは
消失部が形成されなくなり後工程の配線形成が有利とな
る。
ンタクト保障前処理による側壁にＳＯＧの凹部あるいは
消失部が形成されなくなり後工程の配線形成が有利とな
る。
本発明による熱処理はコンタクトホール形成後の８００
〜９００℃の再キュア処理が好ましい。
〜９００℃の再キュア処理が好ましい。
以下本発明の実施例を図面に基づいて説明する。
第Ｉ八図ないし第１図Ｄ図は本発明の１実施例を示す工
程断面図である。
程断面図である。
まず従来例の第２Ａ図と同様に基板１上に第■層の配線
２及びヰユア（熱処理）されたＳＯＧ層３を形成する（
第ＩＡ図）。ＳＯＧ塗布後の熱処理はまず２５０±３０
℃２分間ベークを行なった後、８００〜９００ ℃で約
３０分でキュア（アニール）がなされた。
２及びヰユア（熱処理）されたＳＯＧ層３を形成する（
第ＩＡ図）。ＳＯＧ塗布後の熱処理はまず２５０±３０
℃２分間ベークを行なった後、８００〜９００ ℃で約
３０分でキュア（アニール）がなされた。
次に第ＩＢ図に示すように通常のリソグラフィー技術に
よりＳＯＧ層３の所定位置に幅↓．０〜１．２−のコン
タクトホール４を形成し、その後特にコンタクトホール
側壁の未キュア部を確実にキュアするため約８００℃の
温度で約３０分間、再キュアを行なう。
よりＳＯＧ層３の所定位置に幅↓．０〜１．２−のコン
タクトホール４を形成し、その後特にコンタクトホール
側壁の未キュア部を確実にキュアするため約８００℃の
温度で約３０分間、再キュアを行なう。
この再キュア処理により第１ｃ図に示すように未キュア
の側壁８Ａが完全に樹脂化され平坦化も充分に達成され
ている。
の側壁８Ａが完全に樹脂化され平坦化も充分に達成され
ている。
次に従来と同様に基板と配線のコンタクトを確実にする
ため全面、特にコンタクトホール露出面をＨＦ系溶液で
洗浄した。この洗浄によりコンタクトホールの側壁部は
元の形状（第１ｃ図、Ａ）を保持していた。こ洗浄後第
ＩＤ図に示すようにＡＩ配線層６を蒸着により形成し、
コンタクトポール内での基板とのコンタクトを確実にし
た。この方法ではコンタクトホール内での断線は生じな
かった。
ため全面、特にコンタクトホール露出面をＨＦ系溶液で
洗浄した。この洗浄によりコンタクトホールの側壁部は
元の形状（第１ｃ図、Ａ）を保持していた。こ洗浄後第
ＩＤ図に示すようにＡＩ配線層６を蒸着により形成し、
コンタクトポール内での基板とのコンタクトを確実にし
た。この方法ではコンタクトホール内での断線は生じな
かった。
また、本実施例ではＳＯＧを層間絶縁膜として使用した
が、その他、ポリイミドなど、他の流動性絶縁膜を使用
しても同様の効果を得ることが出来ることは当然である
。また、配線間の層間絶緑膜の他、基板と配線層間の層
間絶縁膜を形成する場合に本発明を利用できることも自
明である。
が、その他、ポリイミドなど、他の流動性絶縁膜を使用
しても同様の効果を得ることが出来ることは当然である
。また、配線間の層間絶緑膜の他、基板と配線層間の層
間絶縁膜を形成する場合に本発明を利用できることも自
明である。
以上説明した様に本発明によれば、ＳＯＧ （スピニオ
ングラス〉による層間絶縁膜が特にコンタクトホールに
おいて酸による洗浄後も元の形状が保持されるので断線
等の問題を生ぜず平坦化歩留が向上した。
ングラス〉による層間絶縁膜が特にコンタクトホールに
おいて酸による洗浄後も元の形状が保持されるので断線
等の問題を生ぜず平坦化歩留が向上した。
第Ｉ八図ないし第ＩＤ図は本発明の■実施例を示す工程
断．面図であり、 第２八図ないし第２Ｄ図は従来技術を示す工程断面図で
ある。 １・・・基板、 ２・・・第１層配線、３
・・・ＳＯＧ層、 ４・・・コンタクトホール
、５・・・凹部、 ６・・・第２の配線層（Ａｆｆ）、 ７・・・断線。 第１Ａ図（実施例） 第ＩＢ図 （実施例） 第１Ｄ図 （実施例〉 ６・・・ＡＩ配線層
断．面図であり、 第２八図ないし第２Ｄ図は従来技術を示す工程断面図で
ある。 １・・・基板、 ２・・・第１層配線、３
・・・ＳＯＧ層、 ４・・・コンタクトホール
、５・・・凹部、 ６・・・第２の配線層（Ａｆｆ）、 ７・・・断線。 第１Ａ図（実施例） 第ＩＢ図 （実施例） 第１Ｄ図 （実施例〉 ６・・・ＡＩ配線層
Claims (1)
- 【特許請求の範囲】 １、基板上に形成した下部導電層上に流動性を有する絶
縁物を塗布した後、該絶縁物を硬化させて絶縁膜を形成
する工程と、 該導電層上の該絶縁膜を除去して上部導電層とのコンタ
クトを得るためのコンタクトホールを形成する工程と、 前絶縁膜に再度硬化処理を施こす工程と、 該コンタクトホール上に上部導電層を形成する工程とを
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24011389A JP2877151B2 (ja) | 1989-09-18 | 1989-09-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24011389A JP2877151B2 (ja) | 1989-09-18 | 1989-09-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03102853A true JPH03102853A (ja) | 1991-04-30 |
| JP2877151B2 JP2877151B2 (ja) | 1999-03-31 |
Family
ID=17054683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24011389A Expired - Fee Related JP2877151B2 (ja) | 1989-09-18 | 1989-09-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2877151B2 (ja) |
-
1989
- 1989-09-18 JP JP24011389A patent/JP2877151B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2877151B2 (ja) | 1999-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100283858B1 (ko) | 초전도 소자 제조방법 | |
| JPH03102853A (ja) | 半導体装置の製造方法 | |
| JPS61180458A (ja) | 半導体装置の製造方法 | |
| JP3902321B2 (ja) | 張り合わせ基板の製造方法 | |
| JPS63302537A (ja) | 集積回路の製造方法 | |
| JPS6046036A (ja) | 半導体装置の製造方法 | |
| JPS63202939A (ja) | 多層配線の製造方法 | |
| JPS59148350A (ja) | 半導体装置の製造方法 | |
| JPH0430524A (ja) | 半導体装置の製造方法 | |
| JPS6011458B2 (ja) | 半導体装置の製造方法 | |
| JPS5831558A (ja) | 半導体装置の製造方法 | |
| JPH0371635A (ja) | 半導体装置の製造方法 | |
| JPS61232636A (ja) | 半導体装置の製造方法 | |
| JPS6321850A (ja) | 半導体装置の製造方法 | |
| JPH11251312A (ja) | 半導体装置の製造方法 | |
| JPS60121738A (ja) | 半導体装置の製造方法 | |
| JPS63137433A (ja) | 半導体装置の製造方法 | |
| JPS61164242A (ja) | 半導体装置の製造方法 | |
| JPH11274106A (ja) | 枚葉式ｃｖｄ装置および枚葉式ｃｖｄ方法 | |
| JPH0497547A (ja) | 平坦化方法 | |
| JPS6377139A (ja) | 絶縁膜の形成方法 | |
| JPS6095938A (ja) | 半導体装置の製造方法 | |
| JPS61256743A (ja) | 半導体装置の製造方法 | |
| JPH03257850A (ja) | 半導体装置の製造方法 | |
| JPH02188945A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |