JPH03102411A - 複合電源動作回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 高電圧で動作する高電圧動作回路と、該高電圧動作回路
と制御信号の授受を行い、かつ、該高電圧よりも低い低
電圧で各々が動作する複数の低電圧動作回路とから構成
される複合電源動作回路に関し、 高電圧動作回路を駆動するための高電圧電綜をもって低
電圧動作回路をも駆動するようにして電力消賀を抑える
ことを目的とし、 前記複数の低電圧動作回路を、各駆動電流が大きいもの
から順次小さいものに至る順番で、かつ、各該駆動電流
を共用するように、少なくとも３段以上に多段積みされ
た低電圧動作回路系を形或し、各前記低電圧動作回路に
それぞれ前記低電圧を印（１） （２） 加するため、前記高電圧を複数に分圧するように圧動作
回路が必要とする前記駆動電流との間の差を補償する電
流バイパス系を形或するように構成する。

〔産業上の利用分野〕

本発明は、高電圧で動作する高電圧動作回路と、該高電
圧動作回路と制御信号の授受を行い、かつ、該高電圧よ
りも低い低電圧で各々が動作する複数の低電圧動作回路
とから構威される複合電源動作回路に関する。

複合電源動作回路は各技術分野においてしばしば用いら
れるものであり、代表例としては交換機が挙げられる。

一般に交換機内の加入者回路やトランク回路は−４８Ｖ
という高電圧で動作する高電圧動作回路である。一方、
これら加入者回路やトランク回路に対する制御回路系は
＋５Ｖという低電圧で動作する低電圧動作回路である。

さらにこの低電圧動作回路には、オペアンプ等のように
５Ｖを必要とする回路もある。

本発明は上記のような、高電圧電諒および低電圧電源の
もとてそれぞれ動作する回路が混在する複合電源動作回
路について述べる。

〔従来の技術〕

第３図は複合電源動作回路の一例を示すブロック図であ
る。本図の複合電源動作回路は一例として交換機の加入
者回路の一部を示すものであり、給電／監視機能回路部
１ｌと制御回路部１２とからなる。給電／監視機能回路
部１１は、いわゆるＢ線およびＡ線を介して各加入者の
電話機Ｔ　Ｅ　Ｌに接続すると共に、制御回路部１２ど
の間で制御信号の授受を行う。この制御信号は図中、上
り信号Ｓ８および下り信号Ｓ，で示す。制御回路部１２
はさらに、交換機内のプロセッサと信号３　Ｄ　（Ｓｉ
ｇｎａｌＤｉｓｔｒｉｂｕｔｉｏｎ）や信号Ｓ　Ｃ　Ｎ
　（Ｓｃａｎ）のやりとりを行う。なお図中のＱ２およ
びＱ．は給電用のトランジスタである。また本図中の点
線内はＬＳＩ（３） （４） で組まれていることを示す。

ところで本図で注目すべきところは、図示の回路部が複
合電源動作回路を構成することである。

すなわち、給電／監視機能回路部１１は高電圧電源（−
４８Ｖ）のもとで駆動される高電圧動作回路であり、制
御回路部■１は低電圧電源（＋５Ｖ）のもとで駆動され
る低電圧動作回路である。なお、ＧＮＤ　（グランド）
は接地レベルである。

第４図は第３図の回路の詳細を示す回路図である。図中
の１１および王２は、第３図の１１および１２に対応ず
る。給電／監視機能回路部１１は本図の例では二つの高
電圧電源（一２４ＶとＧＮＤ，　−２４Ｖと４８ｖ〉で
駆動されている。すなわちＧＮＤに近い電源をツェナー
ダイオードＺＤ２およびトランジスタＱ，で形戊してブ
ロックＢ２を駆動し、他方４８Ｖに近い電源をツェナー
ダイオードＺＤＩ　およびトランジスタＱ３で形或して
ブロックＢ１を駆動する。なお、−４８ＶおよびＧＮＤ
で駆動される回路部分については記載を省略している。

また、トランジスタＱ，，Ｑ．は、ブロックＢ１および
Ｂ２への駆動電流の過不足を補償するトランジスタであ
る。

制御回路部１２は、ブロックＢ．，Ｂ２に近い側よりロ
ジック部Ｌ１，　Ｌ２，　Ｌ３・・・Ｌ．で構成され、
低電圧電源（＋５ＶとＧＮＤ）で駆動される。

？発明が解決しようとする課題〕 第４図の回路に示すとおり、低電圧動作回路（制御回路
部１２）と高電圧動作回路（給電／監視機能回路部１１
〉とは相互に完全に独立して構成されている。

ところで、＋　５　Ｖの負荷を減少させ、回路をできる
限り−４８Ｖ系の単一電■で動作させたいという要求が
ある。ただし、その場合は＋５Ｖの回路を−４８Ｖで駆
動すれば明らかに電力消費が激増する。すなわち、第４
図の回路の低電圧電源（＋　５　Ｖ）のもとでは各ロジ
ック部Ｌ，，Ｌ２，Ｌ３・・・Ｌ，，に各駆動電流が■
■Ｌ，１３・・・Ｉ０の如く並列に流れ、５Ｖ系の総電
流はＩ＋−１−　Ｉ２＋　Ｉ３＋”＋Ｉ．ｎと大になり
、電力消費がかなり大きい。

（５） （６） したがって本発明は特に低電圧動作回路（制御回路部１
２）での電力消費を抑えることのできる複合電源動作回
路を提供することを目的とするものである。

〔課題を解決するだめの手段〕

第１図は本発明の原理構威を示す図である。本図におい
て、複合電源動作回路２０は、高電圧Ｅで動作する高電
圧動作回路２１と、核高電圧動作回路２１と制ｉ卸信”
：’Ｓａ　　．　ｓ．，の授受を行い、かつ、該高電圧
Ｅよりも低い低電圧ｅで各々が動作する複数の低電圧動
作回路（第４図のＬｌ＋Ｌ２＋Ｌ３・・・Ｌ，，に相当
）２５とから構戊される。

ここに、複数の低電圧動作回路２５を、各駆動電流（Ｉ
Ｉ，　Ｉ２，　１３・・・Ｉ．）が大きいものから順次
小さいものに至る順番で、かつ、各該駆動電流を共用す
るように、少なくとも３段以上多段積みして低電圧動作
回路系２２を形或ずる。そして各低電圧動作回路２５に
それぞれ前記低電圧ｅを印加するため、前記高電圧Ｅを
複数に分圧するように多投積みされた分圧回路系２３を
形或する。さらに、前記共用の駆動電流と、各低電圧動
作回路２５が必要とする前記駆動電流１，，Ｌ，Ｉ３・
・・■。との間の差を補償する電流バイパス系２４を形
或する。

〔作　用〕

複数の低電圧動作回路２５が多段積みされて低電圧動作
回路系２２を構戊する。この結果、各低電圧動作回路２
５に与えられる駆動電流が従来、Ｉ１＋Ｌ＋Ｔｓ・・・
＋１，（前述）であ−ったのが、■に激減する。この■
は全ての低電圧駆動回路２５に共用される駆動電流であ
り■，〜Ｉ．のうちの最大値である。かくして電力消費
は大幅に抑制される。

共用の駆動電流Ｊは、Ｅが例えば−４８Ｖとすると、図
中上から下へ流れるものであるから、■＞　Ｉ２　＞　
Ｉ３　＞・・・〉■イなる関係を満足するように低電圧
動作回路２５を配列する。なお、各低電圧動作回路２５
間の制御信号および高電圧動作回餡２１との間の制御信
号を転送するための信号線は図中点線にて模式的に示す
。

（７） （８） 各低電圧動作回路２５には所定の低電圧ｅを印加する必
要があるから、分圧回路系２３にて高電圧Ｅを複数に分
圧し、これらを各々に与える。

前記の各駆動電流Ｉ．，Ｌ，Ｉ３・・・Ｉ．がもし、Ｉ
１＝Ｉ２＝ｒａ−・−１．（−１）に設定できれば問題
ないが、実際にはＢ−■，は相互に異なる。

そこで、共用の駆動電流Ｉと１，，Ｌ，Ｉ３・・・Ｉｎ
との過不足を補償すべく、電流バイパス系２４を設ける
。例えば最上段の低電圧動作回路（　Ｉ　，）２５から
次段の低電圧動作回路（Ｉ２）２５に至るとき、Ｉｌ　
　１２が余剰となるから、これを電流バイパス系２４に
逃がす。

かくの如く、低電圧動作回路群が高電圧動作回路用の高
電圧を共用して駆動され、かつ、駆動電流も低電圧動作
回路群内では共用となる。後者の駆動電流の共用により
、電力消費は大幅に低減される。

〔実施例〕

第２図は本発明に基づく一実施例を示す図である。なお
、既述の描或要素と同様のものには同一の参照番号また
は記号をイＩして示す。本図の例では、分圧回路系２３
をツエナーダイオードＺＤＺＤ，２等で構成する。一般
にＬＳＩ内では約７Ｖのツェナー電圧が得られる。また
電流ハイパス系２４をトランジスタＱ，，Ｑ，等で構成
する。

図中、上方の低電圧動作回路（Ｌ．。．＞２５’は、交
換機のプロセッザとインクフェースする部分てあり、従
来どおり規定の５ｖ電源で動作させる。

最後に第２図の各低電圧動作回路２５の−例を、交換機
の給電回路について述べる。この場合、第２図中のＬ，
〜ＬｈはＬ　ｌ”　Ｌ　５であり、Ｌ＋：Ｂ線用給電バ
イアス部 Ｌ２　；給電電流検出部 Ｌ３；過電流検出部 Ｌ４；バイアス電圧制御部 Ｌｓ：Ａ線用給電バイアス部 である。Ｂ線およびＡ線への給電電流は、上記Ｌ，１お
よびＬ，によりハイアス電圧を変えることにより制御す
る。このために上記Ｌ２によりまず給電（９） （１０） 電流を検出する。この給電電流が所定値以−Ｌになった
とき、所定値を超える過電流を上記Ｌ３により検出する
。さらにその過電流の大きさに比例したバイアス電圧を
上記Ｌ，により生或し、上記ＬおよびＬ５　にそれぞれ
印加する。

以上の説明は交換機を例にとって行ったが、これに限定
するものではなく、高電圧動作回路と、複数の低電圧動
作回路とが混在する回路一般に対して応用ができる。

第４図は第３図の回路の詳細を示す回路図である。

図において、 ２０・・・複合電源動作回路、２１・・高電圧動作回路
、２２・・・低電圧動作回路系、２３・・・分圧回路系
、２４・・・電流バイパス系、　２５・・低電圧動作回
路。

〔発明の効果〕 以上説明したように本発明によれば、電力消費を大幅に
低減させることのできる複合電源動作回路が実現され、
特にＬＳＩ化された回路に応用して好適である。

【図面の簡単な説明】

第１図は本発明の原理構成を示す図、 第２図は本発明に基づく一実施例を示す図、第３図は複
合電源動作回路の一例を示すブロック図、

Claims (1)

1. 【特許請求の範囲】 １、高電圧（Ｅ）で動作する高電圧動作回路（２１）と
   、該高電圧動作回路（２１）と制御信号の授受を行い、
   かつ、該高電圧（Ｅ）よりも低い低電圧（ｅ）で各々が
   動作する複数の低電圧動作回路（２５）とから構成され
   る複合電源動作回路において、 前記複数の低電圧動作回路（２５）を、各駆動電流（Ｉ
   ＿１、Ｉ＿２、Ｉ＿３・・・Ｉ＿ｎ）が大きいものから
   順次小さいものに至る順番で、かつ、各該駆動電流を共
   用するように、少なくとも３段以上に多段積みして低電
   圧動作回路系（２２）を形成し、 各前記低電圧動作回路（２５）にそれぞれ前記低電圧（
   ｅ）を印加するため、前記高電圧（Ｅ）を複数に分圧す
   るように多段積みされた分圧回路系（２３）を形成し、 前記共用の駆動電流と、各前記低電圧動作回路（２５）
   が必要とする前記駆動電流（Ｉ＿１、Ｉ＿２、Ｉ＿３・
   ・・Ｉ＿ｎ）との間の差を補償する電流バイパス系（２
   ４）を形成してなることを特徴とする複合電源動作回路
   。