JPH0298958A - 半導体素子の分離構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体集積回路を構成する各半導体素子を電
気的に分離する半導体素子の分離構造に関するものであ
る。

〈従来の技術〉 ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ
）、ＳＲＡＭ（スタティック・ランダム・アクセス・メ
モリ）等に代表される超ＬＳＩ（大規模集積回路）は、
３年に４倍の割合で容量が増大しており、ＤＲＡＭでは
２５６Ｋｂ、ｆＭｂが現在主に生産されている。また、
今後の主流となる４Ｍｂ、１６Ｍｂに関し、鋭意検討が
進められており、さらには、６４Ｍｂ、２５６Ｍｂと発
展して行くものと予想される。

限られたチップ面積内での、このような集積度の向上は
、回路を構成する各半導体素子の微細化によりもたされ
たものである。例えば、現在ＩＭｂＤｒ（ＡＭに使用さ
れているＭＯＳトランジスタの最小寸法はおよそ１μｌ
弱であり、今後０．５μｌ。

０．２５μ買とさらに微細化されて行くのは確実である
。同様に素子分離領域の低減ら高集積化には不可欠であ
り、その分離幅も１μｌ未満、さらには０．５μｓＢＩ
こ狭める必要が生じてきた。

一般に素子分離領域の形成には、選択酸化法により形成
されたシリコン酸化膜が用いられている。

この方法はシリコン基板を覆うシリコン窒化膜をバター
ニング開口し、露出したシリコン基板表面を選択的に酸
化して絶縁膜であるシリコン酸化膜を形成するものであ
る。

しかし、この方法は素子領域、素子分離領域の縮小に伴
い、以下の問題が生じてきた。第１に選択酸化時にシリ
コン基板の酸化がシリコン窒化膜で覆われている領域ま
で進行し、いわゆるバーズビークと呼ばれるシリコン酸
化膜の広がりが生じるため、分離領域の縮小には限度が
ある。第２に長時間の酸化が必要であることと、これに
よりシリコン基板に応力がかかり、欠陥が発生して素子
特性が劣化する問題がある。

上記問題を有する選択酸化法に代わる素子分離法の１例
として溝埋め込み分離法が提案されている。この方法は
シリコン基板に凹型溝を掘り、溝内部をシリコン酸化膜
等で埋め込むものである。

この方法では、凹型溝の領域のみが分Ｍ＠域となるため
、その縮小が可能である。また、長時間の熱酸化工程を
含まないので、基板内の欠陥の発生を防ぐことができる
。

〈発明が解決しようとする課題〉 上記のような溝埋め込み素子分離法は、高集積化の進む
半導体集積回路の素子分離法として適したものであるが
、以下に述べるような問題点を有する。

第９図は従来の溝埋め込み素子分離法で形成した素子分
離領域の断面模式図である。２ｏはシリコン基板であり
、ＲｒＥ（リアクティブ・イオン・エツチング）法で加
工して溝２１が形成されている。２２はＣＶＤ（化学的
気相成長）法により堆積された後、加工してｉ２１内部
に埋め込まれたシリコン酸化膜である。ここで問題とな
るのは溝２１中央部において、シリコン酸化膜２２に微
細な溝２３が発生することである。この溝２３の発生は
以下の理由による。ｉ２１を被覆して堆積されるシリコ
ン酸化膜２２は、溝側面においても溝底部とほぼ同じ速
度で成長していく。したがって、溝幅ａと溝深さｂの関
係が ｂ〉工 となる狭い溝では、相対向する溝側壁から成長したシリ
コン酸化膜２２が溝中央部でぶつかり合って（ｂ−十）
の深さまで接合面２４が形成される。

この接合面２４でのシリコン酸化膜２２の結合は非常に
弱く、シリコン半導体プロセスでは不可欠な希フッ酸で
の洗浄処理工程を経ると、この接合面２４のシリコン酸
化膜２２が容易に腐食されて微細な溝２３が発生してし
まう。

通常、素子分離領域形成後、ＭＯＳトランジスタのゲー
ト絶縁膜の形成　ゲート電極配線が行なわれるが、素子
分離領域に上述した微細な溝が存在すると、配線の断線
、あるいは微細な溝内に配線材料が残って配線間が短絡
する。

そこで、本発明の目的は、上述の溝埋め込み素子分離法
゛の素子分離溝の中央部に発生する微細な溝による配線
の断線、配線の短絡という諸問題を解消でき、高集積化
の進む半導体集積回路に適した半導体素子の分離構造を
提供するものである。

く課題を解決するための手段〉 上記目的を達成するため、本発明は、半導体基板の一主
面上に形成した凹型溝と、この凹型溝を埋め込んで形成
されたシリコン酸化膜を有する半導体素子の分離構造に
おいて、上記シリコン酸化膜は、気相成長法により上記
凹型溝を埋め込んで堆積されたシリコン酸化膜と、上記
凹型溝中央で上記シリコン酸化膜に発生する微細な溝を
埋め込んで形成されたシリコン膜の少なくとも表面を酸
化して形成されたシリコン酸化膜とを含むことを特徴と
している。

〈作用〉 本発明の半導体素子の分離構造では、その分離領域はシ
リコン基板に形成した溝幅に限定されるため、従来の選
択酸化法でみられる分ＭＭ域の広がりがなく、回路の高
集積化が容易となる利点を持つ。また、溝中央部に発生
ずるシリコン酸化膜の微細な溝は、これを埋め込んだシ
リコン膜を酸化したシリコン酸化膜で覆われているため
、フッ酸による処理工程を経ても新たな溝は発生しない
。

このため、分離領域上に形成される配線の断線および配
ｌｌＡ間でのショートを防ぐ効果を持ち、半導体集積回
路の信頼性を高める。

〈実施例〉 以下、本発明の半導体素子の分離構造の一実施例をその
作製プロセスの概略を示す第１〜８図を参照して詳述す
る。本実施例ではりソグラフィは電子ビーム描画法を用
いたが、他の描画方法を用いても構わない。

電子ビーム描画法を用いて形成した第１図に示すレジス
トパターン２をマスクとして、ＲＩＥ法によりＰ型シリ
コン基板ｌを垂直に加工して溝３を形成する。続いて、
レジストパターン２をマスクとして、斜方向よりホウ素
のイオン注入を行い、溝底面および側面に高濃度Ｐ゛領
域を設ける。

この溝３が素子分離領域となり、本実施例では溝幅０．
４μｍ、溝深さ０．６μｌとした。

次に、第２図に示すように、レジスト除去後、熱酸化法
により溝内壁にｌθ〜５０ｎｍシリコン酸化膜５を成長
する。次に、減圧ＣＶＤ法により、シリコン窒化膜６を
３０〜５０ｎｍ堆積した後、ＣＶＤ法によりシリコン酸
化膜７を０．６〜１．０μｌ堆積する。上記溝３の埋め
込みにはより薄いシリコン酸化膜で充分であるが、広い
幅の溝の埋め込みには、最低Ｗｉの深さ以上の膜厚が必
要であり、より平坦な表面を得るには、より厚い膜厚が
望ましい。

次に、第２図に示すシリコン酸化膜７上に図示しないレ
ジストを回転塗布して平坦な表面を得た後、ＲＩＥ法に
よりシリコン窒化膜６が露出するまで、レジストとシリ
コン酸化膜７を等速でエツチングして、第３図で示す形
状を得る。ここで、ソリコン窒化膜６上に残った薄いシ
リコン酸化膜を希薄なフッ酸溶液で除去するが、このと
き、溝３中央部で第４図に示すようにシリコン酸化膜７
に微細な溝８が発生ずる。次に、減圧ＣＶＤ法により、
第５図に示すようにこの溝８を埋め込んで多結晶シリコ
ン膜９を１０００〜３０００人堆積した後、ＲＩＥ法に
より、第６図に示すように、シリコン窒化膜６が露出す
るまで多結晶シリコン酸９をエツチング除去する。この
結果、第６図に示すように、微細な溝８内部に多結晶シ
リコン膜９が埋め込まれて残される。さらに、熱酸化法
により多結晶シリコン膜９表面を熱酸化して、第７図（
ａ）　、　（ｂ）に示すように１０００〜３０００人の
シリコン酸化膜１０を得る。このとき、ソリコン基板ｌ
の表面および溝３の内壁はシリコン窒化膜６で覆われて
いるため、選択酸化法でみられる分離領域の横方向への
拡がりはない。また、酸化条件によっては微細な溝８底
部に多結晶シリコン膜９が残るが、この回りを厚いシリ
コン酸化膜７が囲んでいるため、ショートあるいは浮遊
ゲートとして周辺素子特性に影響を及ぼす問題はない。

最後に、ＲＩＥ法により、第８図（ａ）　、　（ｂ）に
示すように、シリコン基板１表面のシリコン窒化膜６の
除去、シリコン酸化膜５の希フッ酸による除去を行って
素子分離領域の形成を終了する。

続いて、通常の方法に従って、ＭＯＳトランジスタ等の
素子をソリコン基板の表面に形成して、本発明による半
導体素子の分離構造を用いた半導体集積回路は完成する
。

上記実施例により、０．４μ屑という極めて微細な幅を
持つ素子分離領域によって電気的に分離された、チャネ
ル長０．５μ肩のＭＯＳ）ランジスタが形成された。こ
のトランジスタを測定した結果、選択酸化法で分離した
同一のサイズを持つトランジスタに比べ、リーク電流の
少ない優れた特性を持つことが分かった。また、寄生Ｍ
ＯＳトランジスタによる素子間リークに関しても、その
しきい値電圧は充分に高く、選択酸化法に比べ、何ら遜
色がなかった。

また、素子分離溝中央部に発生するシリコン酸化膜の微
細な溝を、その溝を埋め込んだシリコンの表面を熱酸化
して形成したシリコン酸化膜で覆うので、以下の優れた
効果が得られた。

第１に、素子分離領域形成以降の希フッ酸処理を経ても
、新たなる微細な溝の発生はなくなった。

この結果、素子分離領域上の配線の断線、もしくは配線
間の短絡が防止され、半導体集積回路の歩留まりおよび
信頼性か大きく向上した。

第２に、溝上部に形成されたシリコン酸化膜はシリコン
を熱酸化して得られたものであるため、溝の大半を埋め
るＣＶＤ法によるシリコン酸化膜に比べ、フッ酸溶液に
対して高い耐性を持つ。したがって、半導体集積回路を
構築する工程を経ても、素子分離領域のシリコン酸化膜
の減少量はわずかであり、比較的平坦な表面を維持でき
る。この結果、第１の効果と同様に配線の断線が防止さ
れる他、プロセスの進行が容易となるため、生産性の向
上に大きく寄与できる。

なお、本発明は、素子分離領域の構造に関するものであ
り、特許請求の範囲で明記されたものを除いては、材料
、手段および数値等は本実施例に限定されるものではな
い。

〈発明の効果〉 以上より明らかなように、この発明によれば、素子分離
用の凹型溝の中央部においてシリコン酸化膜に発生する
微細な溝を、その溝を埋め込んで形成されたシリコン膜
の少なくとも表面を酸化して形成したシリコン酸化膜で
覆うので、配線の断線、短絡を防止できる。

したがって、本発明による半導体素子の分離構造を用い
て、集積回路を構築すれば、極めて微細な領域で半導体
素子が分離可能となり、集積度の大幅な向上が達成され
る他、集積回路の歩留まりおよび信頼性が改善される。

【図面の簡単な説明】

第１図乃至第８図は本発明の一実施例の作製プロセスを
説明する図であり、第９図は従来の荷埋め込み素子分離
法の問題点を説明する図である。 ｌ・・・Ｐ型シリコン基板、２・・レジストパターン、
３・・・シリコン基板表面に形成された溝、４・・・ホ
ウ素によるＰ″″″領 域・・・熱酸化法により形成されたシリコン酸化膜、６
・・・シリコン窒化膜、 ７・・・ＣＶＤ法により堆積したシリコン酸化膜、８・
・・シリコン酸化膜な発生した微細な溝、９・・・多結
晶シリコン膜、 ＩＯ・・・多結晶シリコン膜表面を酸化して形成したシ
リコン酸化膜、 ２０・・・シリコン基板、 ２１・・・シリコン基板表面に形成された溝、２２・・
・ＣＶＤ法により堆積したシリコン酸化膜、２３・・・
シリコン酸化膜に発生した微細な溝、２４・・・相対す
る溝の側面より成長したシリコン酸化膜の接合面。 第１図 第４

Claims (1)

【特許請求の範囲】
1. （１）半導体基板の一主面上に形成した凹型溝と、この
   凹型溝を埋め込んで形成されたシリコン酸化膜を有する
   半導体素子の分離構造において、上記シリコン酸化膜は
   、気相成長法により上記凹型溝を埋め込んで堆積された
   シリコン酸化膜と、上記凹型溝中央で上記シリコン酸化
   膜に発生する微細な溝を埋め込んで形成されたシリコン
   膜の少なくとも表面を酸化して形成されたシリコン酸化
   膜とを含むことを特徴とする半導体素子の分離構造。