JPH0298958A - 半導体素子の分離構造 - Google Patents
半導体素子の分離構造Info
- Publication number
- JPH0298958A JPH0298958A JP25107088A JP25107088A JPH0298958A JP H0298958 A JPH0298958 A JP H0298958A JP 25107088 A JP25107088 A JP 25107088A JP 25107088 A JP25107088 A JP 25107088A JP H0298958 A JPH0298958 A JP H0298958A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- groove
- silicon
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 47
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 238000001947 vapour-phase growth Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract description 18
- 238000007254 oxidation reaction Methods 0.000 abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 10
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000010306 acid treatment Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、半導体集積回路を構成する各半導体素子を電
気的に分離する半導体素子の分離構造に関するものであ
る。
気的に分離する半導体素子の分離構造に関するものであ
る。
〈従来の技術〉
DRAM(ダイナミック・ランダム・アクセス・メモリ
)、SRAM(スタティック・ランダム・アクセス・メ
モリ)等に代表される超LSI(大規模集積回路)は、
3年に4倍の割合で容量が増大しており、DRAMでは
256Kb、fMbが現在主に生産されている。また、
今後の主流となる4Mb、16Mbに関し、鋭意検討が
進められており、さらには、64Mb、256Mbと発
展して行くものと予想される。
)、SRAM(スタティック・ランダム・アクセス・メ
モリ)等に代表される超LSI(大規模集積回路)は、
3年に4倍の割合で容量が増大しており、DRAMでは
256Kb、fMbが現在主に生産されている。また、
今後の主流となる4Mb、16Mbに関し、鋭意検討が
進められており、さらには、64Mb、256Mbと発
展して行くものと予想される。
限られたチップ面積内での、このような集積度の向上は
、回路を構成する各半導体素子の微細化によりもたされ
たものである。例えば、現在IMbDr(AMに使用さ
れているMOSトランジスタの最小寸法はおよそ1μl
弱であり、今後0.5μl。
、回路を構成する各半導体素子の微細化によりもたされ
たものである。例えば、現在IMbDr(AMに使用さ
れているMOSトランジスタの最小寸法はおよそ1μl
弱であり、今後0.5μl。
0.25μ買とさらに微細化されて行くのは確実である
。同様に素子分離領域の低減ら高集積化には不可欠であ
り、その分離幅も1μl未満、さらには0.5μsBI
こ狭める必要が生じてきた。
。同様に素子分離領域の低減ら高集積化には不可欠であ
り、その分離幅も1μl未満、さらには0.5μsBI
こ狭める必要が生じてきた。
一般に素子分離領域の形成には、選択酸化法により形成
されたシリコン酸化膜が用いられている。
されたシリコン酸化膜が用いられている。
この方法はシリコン基板を覆うシリコン窒化膜をバター
ニング開口し、露出したシリコン基板表面を選択的に酸
化して絶縁膜であるシリコン酸化膜を形成するものであ
る。
ニング開口し、露出したシリコン基板表面を選択的に酸
化して絶縁膜であるシリコン酸化膜を形成するものであ
る。
しかし、この方法は素子領域、素子分離領域の縮小に伴
い、以下の問題が生じてきた。第1に選択酸化時にシリ
コン基板の酸化がシリコン窒化膜で覆われている領域ま
で進行し、いわゆるバーズビークと呼ばれるシリコン酸
化膜の広がりが生じるため、分離領域の縮小には限度が
ある。第2に長時間の酸化が必要であることと、これに
よりシリコン基板に応力がかかり、欠陥が発生して素子
特性が劣化する問題がある。
い、以下の問題が生じてきた。第1に選択酸化時にシリ
コン基板の酸化がシリコン窒化膜で覆われている領域ま
で進行し、いわゆるバーズビークと呼ばれるシリコン酸
化膜の広がりが生じるため、分離領域の縮小には限度が
ある。第2に長時間の酸化が必要であることと、これに
よりシリコン基板に応力がかかり、欠陥が発生して素子
特性が劣化する問題がある。
上記問題を有する選択酸化法に代わる素子分離法の1例
として溝埋め込み分離法が提案されている。この方法は
シリコン基板に凹型溝を掘り、溝内部をシリコン酸化膜
等で埋め込むものである。
として溝埋め込み分離法が提案されている。この方法は
シリコン基板に凹型溝を掘り、溝内部をシリコン酸化膜
等で埋め込むものである。
この方法では、凹型溝の領域のみが分M@域となるため
、その縮小が可能である。また、長時間の熱酸化工程を
含まないので、基板内の欠陥の発生を防ぐことができる
。
、その縮小が可能である。また、長時間の熱酸化工程を
含まないので、基板内の欠陥の発生を防ぐことができる
。
〈発明が解決しようとする課題〉
上記のような溝埋め込み素子分離法は、高集積化の進む
半導体集積回路の素子分離法として適したものであるが
、以下に述べるような問題点を有する。
半導体集積回路の素子分離法として適したものであるが
、以下に述べるような問題点を有する。
第9図は従来の溝埋め込み素子分離法で形成した素子分
離領域の断面模式図である。2oはシリコン基板であり
、RrE(リアクティブ・イオン・エツチング)法で加
工して溝21が形成されている。22はCVD(化学的
気相成長)法により堆積された後、加工してi21内部
に埋め込まれたシリコン酸化膜である。ここで問題とな
るのは溝21中央部において、シリコン酸化膜22に微
細な溝23が発生することである。この溝23の発生は
以下の理由による。i21を被覆して堆積されるシリコ
ン酸化膜22は、溝側面においても溝底部とほぼ同じ速
度で成長していく。したがって、溝幅aと溝深さbの関
係が b〉工 となる狭い溝では、相対向する溝側壁から成長したシリ
コン酸化膜22が溝中央部でぶつかり合って(b−十)
の深さまで接合面24が形成される。
離領域の断面模式図である。2oはシリコン基板であり
、RrE(リアクティブ・イオン・エツチング)法で加
工して溝21が形成されている。22はCVD(化学的
気相成長)法により堆積された後、加工してi21内部
に埋め込まれたシリコン酸化膜である。ここで問題とな
るのは溝21中央部において、シリコン酸化膜22に微
細な溝23が発生することである。この溝23の発生は
以下の理由による。i21を被覆して堆積されるシリコ
ン酸化膜22は、溝側面においても溝底部とほぼ同じ速
度で成長していく。したがって、溝幅aと溝深さbの関
係が b〉工 となる狭い溝では、相対向する溝側壁から成長したシリ
コン酸化膜22が溝中央部でぶつかり合って(b−十)
の深さまで接合面24が形成される。
この接合面24でのシリコン酸化膜22の結合は非常に
弱く、シリコン半導体プロセスでは不可欠な希フッ酸で
の洗浄処理工程を経ると、この接合面24のシリコン酸
化膜22が容易に腐食されて微細な溝23が発生してし
まう。
弱く、シリコン半導体プロセスでは不可欠な希フッ酸で
の洗浄処理工程を経ると、この接合面24のシリコン酸
化膜22が容易に腐食されて微細な溝23が発生してし
まう。
通常、素子分離領域形成後、MOSトランジスタのゲー
ト絶縁膜の形成 ゲート電極配線が行なわれるが、素子
分離領域に上述した微細な溝が存在すると、配線の断線
、あるいは微細な溝内に配線材料が残って配線間が短絡
する。
ト絶縁膜の形成 ゲート電極配線が行なわれるが、素子
分離領域に上述した微細な溝が存在すると、配線の断線
、あるいは微細な溝内に配線材料が残って配線間が短絡
する。
そこで、本発明の目的は、上述の溝埋め込み素子分離法
゛の素子分離溝の中央部に発生する微細な溝による配線
の断線、配線の短絡という諸問題を解消でき、高集積化
の進む半導体集積回路に適した半導体素子の分離構造を
提供するものである。
゛の素子分離溝の中央部に発生する微細な溝による配線
の断線、配線の短絡という諸問題を解消でき、高集積化
の進む半導体集積回路に適した半導体素子の分離構造を
提供するものである。
く課題を解決するための手段〉
上記目的を達成するため、本発明は、半導体基板の一主
面上に形成した凹型溝と、この凹型溝を埋め込んで形成
されたシリコン酸化膜を有する半導体素子の分離構造に
おいて、上記シリコン酸化膜は、気相成長法により上記
凹型溝を埋め込んで堆積されたシリコン酸化膜と、上記
凹型溝中央で上記シリコン酸化膜に発生する微細な溝を
埋め込んで形成されたシリコン膜の少なくとも表面を酸
化して形成されたシリコン酸化膜とを含むことを特徴と
している。
面上に形成した凹型溝と、この凹型溝を埋め込んで形成
されたシリコン酸化膜を有する半導体素子の分離構造に
おいて、上記シリコン酸化膜は、気相成長法により上記
凹型溝を埋め込んで堆積されたシリコン酸化膜と、上記
凹型溝中央で上記シリコン酸化膜に発生する微細な溝を
埋め込んで形成されたシリコン膜の少なくとも表面を酸
化して形成されたシリコン酸化膜とを含むことを特徴と
している。
〈作用〉
本発明の半導体素子の分離構造では、その分離領域はシ
リコン基板に形成した溝幅に限定されるため、従来の選
択酸化法でみられる分MM域の広がりがなく、回路の高
集積化が容易となる利点を持つ。また、溝中央部に発生
ずるシリコン酸化膜の微細な溝は、これを埋め込んだシ
リコン膜を酸化したシリコン酸化膜で覆われているため
、フッ酸による処理工程を経ても新たな溝は発生しない
。
リコン基板に形成した溝幅に限定されるため、従来の選
択酸化法でみられる分MM域の広がりがなく、回路の高
集積化が容易となる利点を持つ。また、溝中央部に発生
ずるシリコン酸化膜の微細な溝は、これを埋め込んだシ
リコン膜を酸化したシリコン酸化膜で覆われているため
、フッ酸による処理工程を経ても新たな溝は発生しない
。
このため、分離領域上に形成される配線の断線および配
llA間でのショートを防ぐ効果を持ち、半導体集積回
路の信頼性を高める。
llA間でのショートを防ぐ効果を持ち、半導体集積回
路の信頼性を高める。
〈実施例〉
以下、本発明の半導体素子の分離構造の一実施例をその
作製プロセスの概略を示す第1〜8図を参照して詳述す
る。本実施例ではりソグラフィは電子ビーム描画法を用
いたが、他の描画方法を用いても構わない。
作製プロセスの概略を示す第1〜8図を参照して詳述す
る。本実施例ではりソグラフィは電子ビーム描画法を用
いたが、他の描画方法を用いても構わない。
電子ビーム描画法を用いて形成した第1図に示すレジス
トパターン2をマスクとして、RIE法によりP型シリ
コン基板lを垂直に加工して溝3を形成する。続いて、
レジストパターン2をマスクとして、斜方向よりホウ素
のイオン注入を行い、溝底面および側面に高濃度P゛領
域を設ける。
トパターン2をマスクとして、RIE法によりP型シリ
コン基板lを垂直に加工して溝3を形成する。続いて、
レジストパターン2をマスクとして、斜方向よりホウ素
のイオン注入を行い、溝底面および側面に高濃度P゛領
域を設ける。
この溝3が素子分離領域となり、本実施例では溝幅0.
4μm、溝深さ0.6μlとした。
4μm、溝深さ0.6μlとした。
次に、第2図に示すように、レジスト除去後、熱酸化法
により溝内壁にlθ〜50nmシリコン酸化膜5を成長
する。次に、減圧CVD法により、シリコン窒化膜6を
30〜50nm堆積した後、CVD法によりシリコン酸
化膜7を0.6〜1.0μl堆積する。上記溝3の埋め
込みにはより薄いシリコン酸化膜で充分であるが、広い
幅の溝の埋め込みには、最低Wiの深さ以上の膜厚が必
要であり、より平坦な表面を得るには、より厚い膜厚が
望ましい。
により溝内壁にlθ〜50nmシリコン酸化膜5を成長
する。次に、減圧CVD法により、シリコン窒化膜6を
30〜50nm堆積した後、CVD法によりシリコン酸
化膜7を0.6〜1.0μl堆積する。上記溝3の埋め
込みにはより薄いシリコン酸化膜で充分であるが、広い
幅の溝の埋め込みには、最低Wiの深さ以上の膜厚が必
要であり、より平坦な表面を得るには、より厚い膜厚が
望ましい。
次に、第2図に示すシリコン酸化膜7上に図示しないレ
ジストを回転塗布して平坦な表面を得た後、RIE法に
よりシリコン窒化膜6が露出するまで、レジストとシリ
コン酸化膜7を等速でエツチングして、第3図で示す形
状を得る。ここで、ソリコン窒化膜6上に残った薄いシ
リコン酸化膜を希薄なフッ酸溶液で除去するが、このと
き、溝3中央部で第4図に示すようにシリコン酸化膜7
に微細な溝8が発生ずる。次に、減圧CVD法により、
第5図に示すようにこの溝8を埋め込んで多結晶シリコ
ン膜9を1000〜3000人堆積した後、RIE法に
より、第6図に示すように、シリコン窒化膜6が露出す
るまで多結晶シリコン酸9をエツチング除去する。この
結果、第6図に示すように、微細な溝8内部に多結晶シ
リコン膜9が埋め込まれて残される。さらに、熱酸化法
により多結晶シリコン膜9表面を熱酸化して、第7図(
a) 、 (b)に示すように1000〜3000人の
シリコン酸化膜10を得る。このとき、ソリコン基板l
の表面および溝3の内壁はシリコン窒化膜6で覆われて
いるため、選択酸化法でみられる分離領域の横方向への
拡がりはない。また、酸化条件によっては微細な溝8底
部に多結晶シリコン膜9が残るが、この回りを厚いシリ
コン酸化膜7が囲んでいるため、ショートあるいは浮遊
ゲートとして周辺素子特性に影響を及ぼす問題はない。
ジストを回転塗布して平坦な表面を得た後、RIE法に
よりシリコン窒化膜6が露出するまで、レジストとシリ
コン酸化膜7を等速でエツチングして、第3図で示す形
状を得る。ここで、ソリコン窒化膜6上に残った薄いシ
リコン酸化膜を希薄なフッ酸溶液で除去するが、このと
き、溝3中央部で第4図に示すようにシリコン酸化膜7
に微細な溝8が発生ずる。次に、減圧CVD法により、
第5図に示すようにこの溝8を埋め込んで多結晶シリコ
ン膜9を1000〜3000人堆積した後、RIE法に
より、第6図に示すように、シリコン窒化膜6が露出す
るまで多結晶シリコン酸9をエツチング除去する。この
結果、第6図に示すように、微細な溝8内部に多結晶シ
リコン膜9が埋め込まれて残される。さらに、熱酸化法
により多結晶シリコン膜9表面を熱酸化して、第7図(
a) 、 (b)に示すように1000〜3000人の
シリコン酸化膜10を得る。このとき、ソリコン基板l
の表面および溝3の内壁はシリコン窒化膜6で覆われて
いるため、選択酸化法でみられる分離領域の横方向への
拡がりはない。また、酸化条件によっては微細な溝8底
部に多結晶シリコン膜9が残るが、この回りを厚いシリ
コン酸化膜7が囲んでいるため、ショートあるいは浮遊
ゲートとして周辺素子特性に影響を及ぼす問題はない。
最後に、RIE法により、第8図(a) 、 (b)に
示すように、シリコン基板1表面のシリコン窒化膜6の
除去、シリコン酸化膜5の希フッ酸による除去を行って
素子分離領域の形成を終了する。
示すように、シリコン基板1表面のシリコン窒化膜6の
除去、シリコン酸化膜5の希フッ酸による除去を行って
素子分離領域の形成を終了する。
続いて、通常の方法に従って、MOSトランジスタ等の
素子をソリコン基板の表面に形成して、本発明による半
導体素子の分離構造を用いた半導体集積回路は完成する
。
素子をソリコン基板の表面に形成して、本発明による半
導体素子の分離構造を用いた半導体集積回路は完成する
。
上記実施例により、0.4μ屑という極めて微細な幅を
持つ素子分離領域によって電気的に分離された、チャネ
ル長0.5μ肩のMOS)ランジスタが形成された。こ
のトランジスタを測定した結果、選択酸化法で分離した
同一のサイズを持つトランジスタに比べ、リーク電流の
少ない優れた特性を持つことが分かった。また、寄生M
OSトランジスタによる素子間リークに関しても、その
しきい値電圧は充分に高く、選択酸化法に比べ、何ら遜
色がなかった。
持つ素子分離領域によって電気的に分離された、チャネ
ル長0.5μ肩のMOS)ランジスタが形成された。こ
のトランジスタを測定した結果、選択酸化法で分離した
同一のサイズを持つトランジスタに比べ、リーク電流の
少ない優れた特性を持つことが分かった。また、寄生M
OSトランジスタによる素子間リークに関しても、その
しきい値電圧は充分に高く、選択酸化法に比べ、何ら遜
色がなかった。
また、素子分離溝中央部に発生するシリコン酸化膜の微
細な溝を、その溝を埋め込んだシリコンの表面を熱酸化
して形成したシリコン酸化膜で覆うので、以下の優れた
効果が得られた。
細な溝を、その溝を埋め込んだシリコンの表面を熱酸化
して形成したシリコン酸化膜で覆うので、以下の優れた
効果が得られた。
第1に、素子分離領域形成以降の希フッ酸処理を経ても
、新たなる微細な溝の発生はなくなった。
、新たなる微細な溝の発生はなくなった。
この結果、素子分離領域上の配線の断線、もしくは配線
間の短絡が防止され、半導体集積回路の歩留まりおよび
信頼性か大きく向上した。
間の短絡が防止され、半導体集積回路の歩留まりおよび
信頼性か大きく向上した。
第2に、溝上部に形成されたシリコン酸化膜はシリコン
を熱酸化して得られたものであるため、溝の大半を埋め
るCVD法によるシリコン酸化膜に比べ、フッ酸溶液に
対して高い耐性を持つ。したがって、半導体集積回路を
構築する工程を経ても、素子分離領域のシリコン酸化膜
の減少量はわずかであり、比較的平坦な表面を維持でき
る。この結果、第1の効果と同様に配線の断線が防止さ
れる他、プロセスの進行が容易となるため、生産性の向
上に大きく寄与できる。
を熱酸化して得られたものであるため、溝の大半を埋め
るCVD法によるシリコン酸化膜に比べ、フッ酸溶液に
対して高い耐性を持つ。したがって、半導体集積回路を
構築する工程を経ても、素子分離領域のシリコン酸化膜
の減少量はわずかであり、比較的平坦な表面を維持でき
る。この結果、第1の効果と同様に配線の断線が防止さ
れる他、プロセスの進行が容易となるため、生産性の向
上に大きく寄与できる。
なお、本発明は、素子分離領域の構造に関するものであ
り、特許請求の範囲で明記されたものを除いては、材料
、手段および数値等は本実施例に限定されるものではな
い。
り、特許請求の範囲で明記されたものを除いては、材料
、手段および数値等は本実施例に限定されるものではな
い。
〈発明の効果〉
以上より明らかなように、この発明によれば、素子分離
用の凹型溝の中央部においてシリコン酸化膜に発生する
微細な溝を、その溝を埋め込んで形成されたシリコン膜
の少なくとも表面を酸化して形成したシリコン酸化膜で
覆うので、配線の断線、短絡を防止できる。
用の凹型溝の中央部においてシリコン酸化膜に発生する
微細な溝を、その溝を埋め込んで形成されたシリコン膜
の少なくとも表面を酸化して形成したシリコン酸化膜で
覆うので、配線の断線、短絡を防止できる。
したがって、本発明による半導体素子の分離構造を用い
て、集積回路を構築すれば、極めて微細な領域で半導体
素子が分離可能となり、集積度の大幅な向上が達成され
る他、集積回路の歩留まりおよび信頼性が改善される。
て、集積回路を構築すれば、極めて微細な領域で半導体
素子が分離可能となり、集積度の大幅な向上が達成され
る他、集積回路の歩留まりおよび信頼性が改善される。
第1図乃至第8図は本発明の一実施例の作製プロセスを
説明する図であり、第9図は従来の荷埋め込み素子分離
法の問題点を説明する図である。 l・・・P型シリコン基板、2・・レジストパターン、
3・・・シリコン基板表面に形成された溝、4・・・ホ
ウ素によるP″″″領 域・・・熱酸化法により形成されたシリコン酸化膜、6
・・・シリコン窒化膜、 7・・・CVD法により堆積したシリコン酸化膜、8・
・・シリコン酸化膜な発生した微細な溝、9・・・多結
晶シリコン膜、 IO・・・多結晶シリコン膜表面を酸化して形成したシ
リコン酸化膜、 20・・・シリコン基板、 21・・・シリコン基板表面に形成された溝、22・・
・CVD法により堆積したシリコン酸化膜、23・・・
シリコン酸化膜に発生した微細な溝、24・・・相対す
る溝の側面より成長したシリコン酸化膜の接合面。 第1図 第4
説明する図であり、第9図は従来の荷埋め込み素子分離
法の問題点を説明する図である。 l・・・P型シリコン基板、2・・レジストパターン、
3・・・シリコン基板表面に形成された溝、4・・・ホ
ウ素によるP″″″領 域・・・熱酸化法により形成されたシリコン酸化膜、6
・・・シリコン窒化膜、 7・・・CVD法により堆積したシリコン酸化膜、8・
・・シリコン酸化膜な発生した微細な溝、9・・・多結
晶シリコン膜、 IO・・・多結晶シリコン膜表面を酸化して形成したシ
リコン酸化膜、 20・・・シリコン基板、 21・・・シリコン基板表面に形成された溝、22・・
・CVD法により堆積したシリコン酸化膜、23・・・
シリコン酸化膜に発生した微細な溝、24・・・相対す
る溝の側面より成長したシリコン酸化膜の接合面。 第1図 第4
Claims (1)
- (1)半導体基板の一主面上に形成した凹型溝と、この
凹型溝を埋め込んで形成されたシリコン酸化膜を有する
半導体素子の分離構造において、上記シリコン酸化膜は
、気相成長法により上記凹型溝を埋め込んで堆積された
シリコン酸化膜と、上記凹型溝中央で上記シリコン酸化
膜に発生する微細な溝を埋め込んで形成されたシリコン
膜の少なくとも表面を酸化して形成されたシリコン酸化
膜とを含むことを特徴とする半導体素子の分離構造。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25107088A JPH0298958A (ja) | 1988-10-05 | 1988-10-05 | 半導体素子の分離構造 |
EP19890118268 EP0362779B1 (en) | 1988-10-05 | 1989-10-02 | Method of forming an isolation region in a semiconductor substrate. |
DE1989626012 DE68926012T2 (de) | 1988-10-05 | 1989-10-02 | Verfahren zur Herstellung eines isolierenden Gebiets in einem Halbleitersubstrat. |
US07/841,773 US5189501A (en) | 1988-10-05 | 1992-03-02 | Isolator for electrically isolating semiconductor devices in an integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25107088A JPH0298958A (ja) | 1988-10-05 | 1988-10-05 | 半導体素子の分離構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0298958A true JPH0298958A (ja) | 1990-04-11 |
Family
ID=17217178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25107088A Pending JPH0298958A (ja) | 1988-10-05 | 1988-10-05 | 半導体素子の分離構造 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0362779B1 (ja) |
JP (1) | JPH0298958A (ja) |
DE (1) | DE68926012T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005767A (ja) * | 2005-05-23 | 2007-01-11 | Nec Electronics Corp | 接合型電界効果トランジスタ及びその製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6057209A (en) * | 1997-07-10 | 2000-05-02 | Advanced Micro Devices, Inc. | Semiconductor device having a nitrogen bearing isolation region |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59182538A (ja) * | 1983-04-01 | 1984-10-17 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1988
- 1988-10-05 JP JP25107088A patent/JPH0298958A/ja active Pending
-
1989
- 1989-10-02 EP EP19890118268 patent/EP0362779B1/en not_active Expired - Lifetime
- 1989-10-02 DE DE1989626012 patent/DE68926012T2/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59182538A (ja) * | 1983-04-01 | 1984-10-17 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005767A (ja) * | 2005-05-23 | 2007-01-11 | Nec Electronics Corp | 接合型電界効果トランジスタ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE68926012D1 (de) | 1996-04-25 |
DE68926012T2 (de) | 1996-10-24 |
EP0362779A1 (en) | 1990-04-11 |
EP0362779B1 (en) | 1996-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6136664A (en) | Filling of high aspect ratio trench isolation | |
US5189501A (en) | Isolator for electrically isolating semiconductor devices in an integrated circuit | |
JP2641781B2 (ja) | 半導体素子分離領域の形成方法 | |
JP2597022B2 (ja) | 素子分離領域の形成方法 | |
JPH04127433A (ja) | 半導体素子分離領域の形成方法 | |
JPH06232367A (ja) | シリコンオンインシュレータを用いたdramおよびその製造方法 | |
JPH04233271A (ja) | メモリセル製造方法 | |
US6130168A (en) | Using ONO as hard mask to reduce STI oxide loss on low voltage device in flash or EPROM process | |
TW202121589A (zh) | 半導體裝置的形成方法 | |
US5441908A (en) | Capacitor of a semiconductor device having increased effective area | |
JPS6230351A (ja) | 半導体装置の製造方法 | |
JPH0298958A (ja) | 半導体素子の分離構造 | |
JPH0669064B2 (ja) | 半導体装置の素子分離方法 | |
JPS61100944A (ja) | 半導体装置の製造方法 | |
JPH02130852A (ja) | 半導体装置 | |
JP3257940B2 (ja) | 半導体装置の製造方法 | |
JPS63148675A (ja) | 半導体装置 | |
JPS60117658A (ja) | Mosダイナミツクメモリ装置の製造方法 | |
JP3373134B2 (ja) | 半導体装置の製造方法 | |
JP2827377B2 (ja) | 半導体集積回路 | |
JPH0415935A (ja) | 半導体素子分離領域の形成方法 | |
JPS58169931A (ja) | 半導体装置の製造方法 | |
JP3111961B2 (ja) | 半導体装置の製造方法 | |
JPH01235269A (ja) | 半導体装置 | |
JPS60218854A (ja) | 半導体装置の素子分離方法 |