JPH0297240A - バッテリー・バックアップ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 札かＲは、バッテリー　バックアップ回路、特に、バッ
テリー・バックアップ機能をもつデジタル回路にバッテ
リーを組込む時に発生するサージ電流を抑止することを
目的としたバッテリー・バックアップ回路に関する。

〔従来の技術〕

従来のバッテリーバックアップ回路の一例を第３図に示
す。この回路はアノードをバッテリー正端子１に、カソ
ードをバッテリーバックアップ用負荷端子２に接続した
放電用ダイオードＤ３と、充電電流制限抵抗Ｒ６とダイ
オードＤ４の直列接続を電源とバッテリー正端子１との
間に接続した充電回路とから成る。このような回路にバ
ッテリーが組込まれるとその瞬間放電用ダイオードＤ３
を通して第４図に示すようなピーク値の大きいサージ電
流工、。が流れ放電用ダイオードＤ３及びバッテリーバ
ックアップ負荷用パスコンＣ１が破壊することがある。

これはバッテリー組込時、完全に放電していたパスコン
に流れ込む充電電流の制限抵抗が非常に小さい（実際に
はダイオードＤ３の内部抵抗士バッテリーの内部抵抗子
配線の抵抗分）ためである。

そこでこの充電電流を制限するための抵抗をダイオード
Ｄ３と直列に接続することが考えられるが、これはバッ
テリーバックアップ時の負荷端子電圧Ｖ１が下がってし
まうという欠点をもつ。

〔発明が解決しようとする課題〕

上述した従来のバッテリー　バックアップ回路は、バッ
テリー組込時のサージ電流が過大になるという欠点があ
った。

〔課題を解決するための手段〕

本発明のバッテリー・バックアップ回路は、エミッタを
バッテリー正端子に接続し、コレクタをバッテリーバッ
クアップ用負荷端子に接続した第１のＰＮＰ　ｌ−ラン
リスタと、前記第１のＰＮＰトランジスタのコレクタ・
エミッタ間に接続した第１の抵抗とから成るバッテリ充
放電回路と、定電圧グイオートと第２の抵抗とを直列接
続してその一端を前記第１のＰＮＰ　トランジスタのコ
レクタに接続した定電圧回路と、前記定電圧回路の他端
をベースに接続し、エミッタをアースに接続した第１の
ＮＰＮトランジスタと、前記第１のＮＰＮトランジスタ
のコレクタと前記第１のＰＮＰトランジスタのベース間
に接続した第３の抵抗とから成るスイッチング回路とを
含んで構成される。

（実施例〕 次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例を示す回路図である。

第１図において、破線で囲まれたバッテリーバックアッ
プ回路には、バッテリー正端子１とバッテリーバックア
ップ用負荷端子２との間に抵抗Ｒ１とＰＮＰ　ｌ−ラン
リスタＱ１から成るバッテリーの充放電回路が設けられ
ている。そして定電圧タイオートＤ１及び抵抗Ｒ２から
成る定電圧回路が、エミッタ接地ＮＰＮトランジスタＱ
２のベースに接続され、更にトランジスタＱ２のコレク
タ抵抗Ｒ３が１ヘランジスタＱ＋のベースに接続されて
おり、トランジスタＱ２がトランジスタＱ１をドライブ
する構成となっている。

次に、本バッテリー・バックアップ回路の動作について
、第２図を参照しながら詳細に説明する。

まず、時刻ｔｏにおいて、バッテリーバックアップ回路
にバッテリーを組込んだ場合を考える。

この時、バッテリーバックアップ用負荷１ｏのパスコン
Ｃ１は完全に放電しており、端子２の電圧■ｌは０■と
なっている。一方トランジスタＱ２は端子２の電圧Ｖｌ
がＶ　ｏｌ　＋Ｖ　ＢＨ３（但し、■Ｄ１＋　Ｖ　ＢＨ
３はバラツキ電圧Ｅ　　ＶＣＥＩよりわずかに低い電圧
となるよう定電圧タイオードＤ、を選ぶ）になるまでは
、ＯＮできず、トランジスタＱ１もＯＦＦしたま才であ
る。従ってサージ電流は抵抗Ｒ３を通してパスコンＣ１
に流れ、そのピーク値はＥ／Ｒ，に制限される。この値
が、コンデンサＣ１の許容サージ電流以下となるようＲ
１を選ぶことにより、バッテリー組込時のサージ電流に
よる破壊を防止できる。

次に、バッテリーからパスコンＣ１への充電が進んで、
■１＝　Ｖ　ｏ　１＋　Ｖ　Ｂ。２になった時（時刻１
＋）を考える。この時トランジスタＱ２がＯＮしてトラ
ンジスタＱ１をＯＮさせるので、バッテリーからパスコ
ンＣ１へ流れる電流はトランジスタＱ＋を通ることにな
るか、Ｖ　Ｄ１＋　Ｖ　１１２□−１−ＥＶＣＲＩとな
るように選定しであるので、サージ電流は全んど流れな
い。従ってコンデンサＣＩはサージ電流による悪影響を
うけることなくＥＶＣＲＩまで充電される。以後、負荷
１ｏにはバッテリーからスタンバイ電流が流れている。

次に、時刻ｔ２でＰＯ１’ｌ　ＯＮされ電源ＶＣＣが立
上る場合を考える。電源■。ＣがＥ　　ＶＣＥＩ　＋Ｖ
。２を越えると電源ｖｃｃから負荷１０への電源電流■
２が供給されると同時に抵抗Ｒ１を通してバッテリーに
充電電流Ｉ＋　　（スタンバイ電流とは逆向き）が流れ
、バッテリーは充電期間に入る。ここで抵抗Ｒ２はバッ
テリー組込時のサージ電流制限と、〜　５ ＶＣＣ供給時の充電電流制限という２つの役割をもつこ
とになる。

次に時刻ｔ３てＰＯＩ’ｌ　ＯＦＦされ電源ＶＣＣが立
下る場合を考える。電源Ｖ。０かＥ　　ＶＣＥＩ　＋Ｖ
ｏ□を下回ると、負荷１０に対する電源電流■２の供給
が断たれ、負荷１０にはスタンバイ電流■１か流れバッ
テリーは放電期間に入る。そして、この時、本発明の負
荷端子電圧Ｖ、＝Ｅ　　ＶＣＥＩは、第３図に示す従来
回路の端子電圧Ｖ１＝Ｅ　　ＶＤ３に比へて（Ｖ　ＣＥ
Ｉ　＜　Ｖ　Ｄ３なので〉高くなり、バッテリーバック
アップ負荷１０の電圧マージンが改善される。

以後のＰＯＷ　０Ｎ１０ＦＦに対しては、時刻ｔ２〜ｔ
３の現象がくり返されるので、バッテリーからのサージ
電流が流れることはない。

なお、第１図の抵抗Ｒ４，Ｒ６はそれぞれトランジスタ
Ｃ２，定電圧ダイオードＤ１のもれ電流により、トラン
ジスタＱ１．Ｑ２がＯＮするのを防止するための抵抗で
ある。

〔発明の効果〕

以」−説明したように本発明は、バッテリー充電用抵抗
をバッテリー組込時にも使用する構成としたのて、バッ
テリー組込時のサージ電流を規定値以下におさえること
ができると共に、更にバッテリー放電時この抵抗をトラ
ンジスタでショートする構成としたので、パップリーバ
ツクアップ負荷端子電圧Ｖｌをバッテリー電圧とほぼ等
しくすることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は第１
図の各部の電圧、電流波形と動作等を示すタイムチャー
ト、第３図は従来の一例を示す回路図、第４図はその動
作を示すタイムチャートである。 １−・バッテリー正端子、２・・バッテリーバックアッ
プ用負荷端子、３・クランド端子、１０・バッテリー・
バックアップ負荷、２０・・・バッテリー・バックアッ
プ機能のない負荷、 Ｑｌ・・・ＰＮＰ　）−ランリスタ、Ｃ２・・ＮＰＮト
ランジスタ、Ｄｌ・・・定電圧ダイオード、Ｒ３−Ｒ９
・・・抵抗、Ｃ１・・・バッテリー・バックアップ負荷
のパスコン、Ｄ２・・・ダイオード、Ｅ・・・バッテリ
一端子電圧、Ｖｌ・・・バッテリー・バックアップ負荷
端子、■１・・バッテリーの充放電電流、■２・・・電
源電流、ＶＣＣ・・電源、ＶＣＥＩ・・・トランジスタ
Ｑ、のコレクタ・エミッタ間電圧、Ｖ［ｌε２・・・ト
ランジスタＱ２のベース・エミッタ間電圧、ＶＤＩ・・
・定電圧ダイオードＤ１のツェナー電圧、ＶＤ２・・・
タイオードＤ２の順方向電圧。

Claims (1)

【特許請求の範囲】
1. エミッタをバッテリー正端子に接続し、コレクタをバッ
   テリーバックアップ用負荷端子に接続した第１のＰＮＰ
   トランジスタと、前記第１のＰＮＰトランジスタのコレ
   クタ・エミッタ間に接続した第１の抵抗とから成るバッ
   テリ充放電回路と、定電圧ダイオードと第２の抵抗とを
   直列接続してその一端を前記第１のＰＮＰトランジスタ
   のコレクタに接続した定電圧回路と、前記定電圧回路の
   他端をベースに接続し、エミッタをアースに接続した第
   １のＮＰＮトランジスタと、前記第１のＮＰＮトランジ
   スタのコレクタと前記第１のＰＮＰトランジスタのベー
   ス間に接続した第３の抵抗とから成るスイッチング回路
   とを含むことを特徴とするバッテリー・バックアップ回
   路。