JPH0294580A - ホール素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はホール素子に係り、さらに詳細には多角形の断
面と、この多角形断面の側辺に配置された数が４の倍数
の電極断面を有するホール素子に関するものである。

［従来の技術］ この種のホール素子は、　ｒＩＥＥＥ会報（Ｐｒｏｃｅ
ｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　ＬＥＥＥ）　Ｊ第７４巻
第８号、１９８６年８月、第１１０７ページから第１１
３１ページ、バルテス（Ｈ，Ｐ、Ｂａ１ｔｅｓ）及びロ
ボビック（Ｒ。

Ｓ、Ｒｏｐｏｖｉｃ）の「集積半導体磁場センサ（Ｉｎ
ｔｅｇｒａｔｅｄ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｍａ
ｇｎｅｔ　Ｆｉｅｌｄ　５ｅｎｓｏｒｓ）　Ｊ第３図に
記載されている。このホール素子の場合には、ホール素
子が電気的に対称に作用するように電極がホール素子の
中心に対して点対称に配置されているので、ホール素子
のゼロ電圧（オフセット電圧）は理論的には常にゼロに
等しい。

ヨーロッパ特許公開公報第０１４８３３０Ａ２号には集
積されたホール素子が記載されており、同一の大きさを
有する電極は集積ホール素子の表面に空間的に対称に直
線状に配置されている。

［発明が解決しようとする課題］ 本発明の課題は、電極がホール素子の中心点に対して空
間的に点対称に配置されていなくても、そのホール素子
の電気的に対称な機能が維持される冒頭で述べた種類の
ホール素子を提供することである。

［課題を解決するための手段］ 上記の課題を解決するために本発明によれば、多角形の
断面と、この多角形断面の側辺に配置された数が４の倍
数の電極断面を有するホール素子において、電極断面は
、半径を１とする円の仮想面中心点に対して点対称に重
複することなく円周上に配置された同数の仮想電極断面
群を円の仮想面力ζら前記多角形の断面に数学的に等角
写像することによって形成され、前記仮想電極断面群は
、４）の電極を１つの群とする単位電極群に分割されて
おり、その単位電極群において仮想電極断面は、それぞ
れ円周上に互いに等距離隔てて配置される構成が採用さ
れている。

［作用］ 電極を点対称に配置することなく、集積回路に容易に組
み込むことのできるホール素子を実現することができる
。というのは、この場合には例えばすべての電極がホー
ル素子の集積回路の表面に相当する側に配置されるから
である。

本発明の好ましい実施例は従属請求項に記載されている
。

［実施例コ 本丸明の実施例を図面に示し、以下で詳細に説明する。

なお、すべての図面において同一の参照符号は同一部材
を表すものである。

本発明のホール素子には多数の電極が設けられており、
その電極の数は４の倍数であって、それぞれ４）の電極
を１つの群とする電極群（以下単位電極群という）を形
成する。各単位電極群においては、それぞれ第１と第２
の電流電極と第１と第２のセンサ電極とが設けられてい
る。単位電極群が多数存在する場合には、通常はすべて
の単位電極群の同名の電極がホール素子の外部で電気的
に並列に接続される。

好ましくは４）の電極１〜４（この場合単位電極群（１
，２，３，４）は一つとなる）あるいは８個の電極１〜
８（この場合２つの単位電極群（Ｌ　　２．３．４）、
　（５，６，７，８）が形成される）が設けられる。第
１図〜第４９図及び第５２図には４）の電極が設けられ
ており、第５０図と第５１図には８つの電極が設けられ
ているものとする。

第１図〜第４７図、第５２図及び第５３図にはそれぞれ
本発明になるホール素子の断面が平面で示されており、
この断面にはそれぞれ４）の電極１〜４ないしは８つの
電極１〜８の断面が設けられでいる。本発明のホール素
子は平坦な多角形の断面９を有し、この多角形の断面９
は図の平面に配置されている。この平面のホール素子断
面９の側辺には電極１〜４ないし電極１〜８の断面が配
置されている。平面で示す各断面にはｕ１座標軸と、こ
のｕｌ座標軸に対して垂直のｕ２座標軸が設けられてお
り、そのゼロ点はそれぞれホール素子の断面９の中心点
と一致する。従ってホール素子断面９の周面の各点と電
極１〜４ないし１〜８の断面の各点は図の平面において
は座標値で表される複素数値ｕ＝ｕ　１＋ｊ−ｕ２を有
する。なお、Ｊは虚数単位を表すものである。図を簡単
にするためにｕｌとｕ２の座標軸は第１図と第５２図に
だけ示されている。

多角形の断面９は好ましい実施例においては四角形状で
あって、さらに好ましくは矩形状あるいは台形状である
。第１図から第４７図及び第５２図ではそれぞれ４角形
の断面９が設けられているものとする。この場合に第１
図から第４７図は電極が４）だけの場合に、電極１〜４
が断面に配置される種々の例を示すものであるが、これ
のみに限定されるものではない。

すべての実施例において、すべての電極１〜４ないしは
電極１〜８の電極断面は、重複することなく配置された
第１の仮想電極断面群を第１の仮想面から多角形断面へ
数学的に等角写像することによって得られる電極断面で
ある。この場合、仮想電極１ａ−４ａないしは１ａ〜８
ａは第１の仮想面である円１０の周面上で円１０の中心
に対して点対称に配置される。円１００半径は１である
。

電極１〜４ないし１〜８から構成される単位電極群は第
１の仮想電極１ａｘ４ａないし１ａ〜８ａから構成され
る単位電極群（ｌａ、２ａ、３ａ、４ａ）ないしく５ａ
、６ａ、？ａ、８ａ）にそれぞれ対応する。すなわち、
第１の仮想電極群は１つの単位電極群（ｌａ、２ａ、３
ａ、４ａ）からなるかあるいは２つの単位電極群（ｌａ
、２ａ、３ａ、４ａ）と（５ａ、６ａ、７ａ、８ａ）か
ら構成される。各単位電極群（ｌａ、２ａ、３ａ、４ａ
）ないしく５ａ、６ａ、７ａ、８ａ）においてメｌの仮
想電極１ａ〜４ａないし５ａ〜８ａの断面はそれぞれ円
１０の周面上で互いに等距離隔てて配置される。

第４８図には４）の電極１〜４のみが設けられている場
合が示されており、同図には関連する第１の仮想面とそ
れに属する円１０及びそれに属する第１の仮想電極１ａ
−４ａが示されている。第５１図には８つの電極１〜８
が設けられている例が示されており、同図には関連する
第１の仮想面とそれに属する円１０及びそれに属する仮
想電極１ａ〜８ａが示されている。第５１図では単位電
極群（５ａ、６ａ、７ａ、８ａ）は単位電極群（ｌａ、
２ａ、３ａ、４ａ）に対して一定の角度δずらされて配
置されている。簡単にするために第４８図と第５１図で
は、各単位電極群のいずれの内部においても電極１ａ−
４ａないし５ａ〜８ａの断面は等しい大きざを有してい
る。

第１の仮想面にはそれぞれｗ１座標軸とそれに対して垂
直なｗ２座標軸が設けられており、そのゼロ点はそれぞ
れ円１０の中心と一致する。円１０はＷ１座標軸と１＋
ｊ・０と一１＋ｊ・０の２点で交わる。円１０の各点は
座標軸Ｗ１とＷ２上の座標値で表される複素数値ｗ＝ｗ
１＋ｊ−ｗ２を有する。第１の仮想電極１ａｘ４ａない
し１ａ〜８ａの断面はそれぞれ円のセグメントとなる。

ホール素子の断面が４角形の場合には、第４８図に示す
第１の仮想電極１ａ−４ａは、第１図〜第４７図のいず
れかに示す４）の電極１〜４に相当する。すなわち電極
１〜４は第１図〜第４７図のいずれかに示す多角形断面
において、第４８図の第１の仮想面に示す第１の仮想電
極１ａ−４ａの数学的等角写像となる。

同様にホール素子の断面９が４角形の場合に、第５１図
に示す第１の仮想電極１ａ〜８ａは第５２図に示す８つ
の電極１〜８に相当する。すなわち電極１〜８は第５２
図の多角形断面において第５１図の第１の仮想面に示す
第１の仮想電極１ａ〜８ａの数学的等角写像に相当する
。

第１図〜第４７図及び第５２図において電極１〜８の断
面は、それぞれ該当する電極が４角形の断面９の周面の
１つの側にあるか、１つの稜を越えて２つの側にあるか
あるいは２つの稜を越えて３つの側に配置されているか
によって、それぞれ直線状、Ｌ字状あるいはＵ字状にな
る。

以下においては４角形の断面９が１つ存在するものとし
て説明を行う。

第４８図に示す第１の仮想電極１ａ−４ａを多角形断面
に直接等角写像として形成する代わりに、次のように１
つあるいは２つの中間段階を経て等角写像することによ
り簡単かつ分かりやすくすることができる。すなわち、 まず第１の方法では、第４９図に示すように、第２の仮
想面に第１の仮想面に示す第１の仮想電極１ａ−４ａを
数学的に等角写像し、同じ数の第２の仮想電極群１ｂ−
４ｂを形成する。第２の仮想面には、実数の２１座標軸
とそれに垂直なｚ２座標軸が存在すると仮定すると、第
２の仮想電極ｌｂ〜４ｂの座標は複素数値ｚ＝２１＋Ｊ
・ｚ２を有する。第１の仮想面の円ｌＯは第２の仮想面
の実数の２１座標軸に相当するので、第２の仮想電極１
ｂ〜４ｂの断面は第２の仮想面においては直線状になり
、かつｚｌ軸上に位置し、特にゼロ点に対して対称にな
る（第４９図を参照）。このように対称であることによ
って、電極１〜４の断面はホール素子の４角形の断面９
上の座標軸ｕ２に対して軸対称に配置される。多角形断
面内における電極１〜４の断面は第２の仮想面に示す第
２の仮想電極１ｂ−４ｂの断面の数学的等角写像となる
。

２つの等角写像に間しては次式が当てはまる。

すなわち、 ｙ＝−ｊα（ｗ＋ｊ）／　（ｗ−ｊ）　　　　　（Ｉ）
ｋの値は次式で求められる。

断面９の２辺の長さの値である。パラメータＷは第１の
仮想面における第１の仮想電極１ａ−４ａの断面の終了
点の座標値からなる複素数値ｗ　１　＋ｊ−Ｗ２で表さ
れ、これに対してパラメータ２は第２の仮想面における
第２の仮想電極１ｂ〜４ｂの断面の終了点の座標値から
なる複素数値Ｚ１＋ｊ−２２で表される。一方パラメー
タＵは４角形断面の電極１〜４の断面の終了点の座標値
からなる複素数値ｕ１＋ｊ−ｕ２で表される。Ｘは変数
を表す。１式と１１式からＹを除去することによっなお
、αは任意の実数パラメータであって、Ｙの値は１式を
用いて１１式で計算することができる。

次に示す第２の方法では、多角形断面内に電極１〜４の
断面をｕ２座標軸に対して対称に配置させる必要がなく
なる。

この方法では、さらに第３の仮想面が存在し、第３の仮
想面においては第５０図に示すように実数のｖ１座標軸
とそれに対して垂直なり２座標軸が存在する。この場合
、ｖ２座標軸は第２の仮想面の平行なｚ２座標軸に対し
て任意の実数パラメータβだけずらされており、ｖ１座
標軸とｚｌ座標軸は一致する。第３の仮想面に配置され
た第３の仮想電極１ｃｍ４ｃの断面は、第２の仮想面に
配置された第２の仮想電極１　ｂ’〜４ｂの断面を数学
的に等角写像したものである。第３の仮想電極１０〜４
Ｃの断面は第３の仮想面においてすべて実数のｖ１座標
軸上に位置するが、ゼロ点にたいしては非対称である（
第５０図を参＠）。このように非対称であることによっ
て、多角形断面における電極ｌ〜４の断面もｕ２座標軸
に対して対称ではなくなる。多角形断面における電極ｌ
〜４の断面は、第３の仮想面に示す第３の仮想電極ＩＣ
〜４Ｃの断面の数学的等角写像である。

前記■からＩＩ＋の式に間してざらに次の式があてはま
る。

ｖ＝ｚ＋β　　　　　　　　　　　　　（ｖ）この式を
第１ｖ式に代入すると、次の式が得られる・　　　　　
　　　　　　　　　　　　　っ久（ｖｖ＋」）／（Ｖｖ
−Ｊ）式１ｖは式ｖ１に含まれる。というのはパラメー
タβをゼロにしたものに相当するからである。

３つの仮想面とそれに付属する仮想電極１ａ〜４ａ、１
ｂ−４ｂないしｌｃ〜４ｃの断面は常に数学的に考えら
れた平面であって、ホール素子内に空間的に存在するも
のではなく、単に計算に用いるだけのものである。

４角形の断面９の２辺の長さａとｂの値、任意の実数パ
ラメータαとβの値及び式１１１を用いて計算したｋの
値が与えられているものとして、前記２つの場合におい
て式ｖ１から、電極１〜４の断面の２つの終了点、ない
し４）以上の電極が存在する場合にはすべての電極１〜
８の断面の２つの終了点をそれぞれ座標値ｕ１、ｕ２と
するの複素数値ｕ１＋Ｊ−ｕ２が得られる。なお、第１
の方法の場合にはパラメータβの値はゼロに設定される
。

以上のようにして計算されたすべての電極１〜８の断面
の終了点は、通常は４角形の断面９の周面の長さにわた
って不均一に分配される。このことは、通学制々の電極
１〜４ないし１〜８の断面の長さも隣接し合う２つの電
極間の距離も非常にまちまちであることを意味している
。言い方を変えると、電極１〜４ないし電極１〜８の断
面は通常４角形の断面９の中心点に対して全然点対称に
配置されなくなる。電極配置がこのように完全に非対称
であることによって、本来ならばホール素子の電気的特
性は非対称になり、したがってホール素子のゼロ電圧は
ゼロでなくなってしまう。ただ電極１−４ないし１〜８
の断面の終了点が円ｌＯの中心に対して点対称に配置さ
れた第１の仮想電極１ａ−４ａないし１ａ〜８ａの断面
の終了点の数学的等角写像であるという事実によって、
数学的に等角写像する間、空間的に非対称の構造が生Ｃ
るにも拘らずホール素子には電気的に対称な特性が維持
される。従って電極断面１〜４が多角形断面に点対称で
なく配置されていたとしても、ホール素子は対称な電気
的特性を有し、従ってそのゼロ電圧は少なくとも理論的
にはゼロに等しい。

以上説明した種々の方法においては、すべての電極１〜
４ないし１〜８の断面は断面９０片側に配置されている
（第１図、第１６図、第１７図、第１９図、第５２図を
参照）。従ってこれらの方法は、例えば集積回路に組み
込まれている集積されたホール素子を形成するのに特に
適している。

この場°合、すべての電極１〜ルないし１〜８の断面が
配置されている断面９の側は集積されたホール素子及び
集積回路の表面に相当する。この種の集積されたホール
素子の断面が第５３図に示されてい゛る。この場合には
集積されたホール素子は必要に応じて設けられた基板１
１と、基板ｌｌ上に形成された厚さａを有する半導体Ｎ
１２と、必要に応じて設けられた埋め込みＮ１３と直角
のリング状の槽（井戸）１４とから形成されており、前
記埋め込み層１３は基板１１と半導体Ｎ１２の境界面に
かつ同境界面に対して平行に配置されており、また前記
リング状の槽１４の半導体層上面の部分には接続接点１
５が設けられている。半導体層１２の表面はさらに酸化
物層１７で覆われており、この酸化物層を横切って接続
接点１５と４）の電極１〜４が設けられている。４）の
電極１〜４にはそれぞれ接点用拡散部１８．１９．２０
．２１と接続ワイヤ２２．２３．２４．２５が設けられ
ている。接点用拡散部１８〜２１は半導体層１２０表面
から拡散して侵入しており、かつ不純物原子により濃く
ドーピングされている。接点用拡散部はさらに半導体１
２と同じ導電型、例えばＮ型を有し、埋め込み層１３と
槽１４は反対の導電型、例えばＰ型を有する。半導体層
１２の表面に接しリング状の槽１４の内部領域において
浅い層２６がさらに半導体層１２へ拡散して侵入してお
り、この浅い層２６は埋め込み層１３及び槽１４と同じ
導電型、例えばＰ型を有し、それぞれ接点用拡散部１８
〜２１によって横断されている。

必要な場合だけ設けられる基板１１と埋め込み層１３を
設けない場合には、槽１４は第５３図に示すように半導
体層１２の底には接触しない。この場合には半導体層の
ａの値は著しく大きくなる。

第５３図の例においては、槽１４は埋め込み層１３と点
ＡとＢで接触し、かつ半導体層１２と特に点ＣとＤで接
触している。面積ＡＢＣＤは本来の集積ホール素子の断
面９を示す。前記面積ＡＢＣＤは上と下をほぼ平行な２
つの辺ＡＢとＣＤで区切られ、横を湾曲した２つの辺Ａ
ＣとＤＢで区切られている。２つの平行な辺ＡＢとＣＤ
の間の距離・は、半導体層１２の厚さの値ａとほぼ等し
い。

というのは、埋め込み層１３の厚さは比較的薄いからで
ある。湾曲した辺ＡＣとＤＢの間の距離は値すに相当し
、４角形の断面９の場合とは異なり一定″でない。集積
ホール素子の場合にはａの値は非常に小さいので、断面
９の面積ＡＢＣＤはほぼ台形状あるいはさらに４角形と
見なすことができる。４角形と見なす場合には、ｂの平
均値をｂの値と考えなければならない。

従ってこのホール素子は集積ホール素子として形成する
ことができ、その場合に断面９は少なくともほぼ台形あ
るいは４角形と見なすことができる。４角形の場合には
電極１〜４の断面の終了点を計算するのにＩ−Ｖ１式を
使用することができる。

このようにして計算して得られた座標ｕｌ、ｕ２は、集
積ホール素子の断面形状が理想的な４角形ではないこと
を考慮して、場合によっては次に少し修正しなければな
らない。

集積ホール素子の電極１〜４ないし１〜８はすべてほぼ
直線上に位置するが、ヨーロッパ特許公開公報０１４８
３３ＯＡ２に示す公知の構成とは異なり、すべてが同一
の大きさではない。

ホール素子のゼロ電圧ＵＯは理論的にはゼロに等しいが
、実際には製造の非対称性やあるいはノイズによってゼ
ロ電圧ＵＯの残留値は常にゼロと異なる種々の小さな値
を取る。このゼロ電圧の残留値は公知の種々の方法によ
って除去することができるが、好ましくは米国特許公報
第４０３７１５０号に記載の方法で除去される。

芋の場合には、ホール素子の電極ｌ、２．３．４ないし
電極の組合せ（１，５）、　（２，６）、（３，７）、
　（４，８）が切り替え装置と接続される。切り替え装
置には４）の電極１〜４ないし４）の電極の組合せ（１
，５）〜（４，８）を接続する４）の端子と、２極の電
圧出力端子Ｕ１、Ｕ２と、電流源に接続するための２極
の電流入力端子■１、Ｉ２と制御入力端子が設けられて
いる。

この場合に制御入力端子は切り替え装置に設けられてい
るスイッチを切り替えるのに使用される。

この切り替え装置によってホール素子の電極１〜４ない
し電極の組合せ（ｌ、５）〜（４，８）はホール素子の
電圧出力端子Ｕｌ、Ｕ２と接続され、かつ電流源と接続
される。この場合に次の表に示す８つの切り替え位置Ｅ
−Ｍが可能である。

なお、１１と１２は電流入力端子１１、Ｉ２の２つの極
を示し、ＵｌとＵ２はそれぞれ切り替え装置の電圧出力
端子Ｕ１、Ｕ２の２つの極を示しでいる。

電極Ｉ　　　ＩＩＵ２Ｉ２ＵＩＵ２ＩＩＵＩＩ２電極２
　　　ＵＩＩＩＵ２Ｉ２１２Ｕ２１１Ｕ１°電極３　　
　　ｌ２ＵＩＩＩＵ２ＵＩＩ２Ｕ２１１電圧の差Ｕｌ　
（ｋ）−Ｕ２　（ｋ）は切り替え装置に設けられている
スイッチの切り替え位置ｋに関係し、次のようになる。

ｋ＝Ｌ２．３あるいは４の場合 Ｕｌ　（ｋ）−Ｕ２　（ｋ） ＝　（−１）　ｋＵＯ＋　Ｕｈａｌｌ　　　　（Ｖｌｌ
）ｋ＝５．６．７あるいは８の場合 Ｕｌ　（ｋ）−Ｕ２　（ｋ） ＝　（−１）　ｋＵＯ−Ｕｈａｌｌ　　　　（Ｖｌｌｌ
）なお、Ｕｌ（ｋ）とＵ２　（ｋ）は切り替え装置の電
圧出力端子Ｕ１、Ｕ２の両極の電圧を示し、Ｈｈａｌｌ
はホール素子の出力電圧を示す。

切り替え装置の２つの任意の切り替え位置（ゼロ電圧Ｕ
ＯとＵｈａｌｌが式ＶｌｌとＶｌｌｌで反対の符号を持
つ）における電圧の差Ｕｌ　（ｋ）−Ｕ２　（ｋ）を測
定することによって、２つの式からゼロ電圧を除去し、
ホール素子の出力電圧Ｕｈａｌｌの値を決定することが
できる。この際に、切り替え位置のあらゆる組合せのう
ちから切り替え位置の組合せを任意に選択することがで
きる。ホール素子の出力電圧Ｕｈａｌｌを求めるために
、２つの式ＶｌｌとＶｌｌｌを用いて得られた測定値を
加算あるいは減算する。

［発明の効果］ 以上の説明から明らかなように本発明によれば、電極が
ホール素子の中心点に対して空間的に点対称に配置され
ていなくても、そのホール素子の電気的に対称な機能が
維持される。そして電極を非点対称に配置することによ
って、例えはすべての電極がホール素子の集積回路の表
面に相当する側に配置されるので、集積回路に容易に組
み込むことのできるホール素子を実現することができる
。

【図面の簡単な説明】

第１図〜第４７図はそれぞれ本発明のホール素子の種々
の実施例の断面図、第４８図は仮想電極の断面配置の実
施例のＷ座標面を示す説明図、第４９図は第４８図に示
す仮想電極の断面配置の実施例の２座標面における数学
的等角写像を示す説明図、第５０図は第４９図に示す仮
想電極の断面配置のＶ座標面における数学的等角写像を
示す説明図、第５１図は仮想電極の断面配置の他の実施
例のＷ座標面を示す説明図、第５２図は本発明のホール
素子の他の実施例を示す断面図、第５３図は本発明の集
積ホール素子の断面図である。 １〜８・・・電極　１ａ〜８ａ・・・仮想電極９・・・
断面 〒 −一一一■コ璽−一

Claims (1)

1. 【特許請求の範囲】 １）多角形の断面（９）と、この多角形断面（９）の側
   辺に配置された数が４の倍数の電極断面（１〜４、１〜
   ８）を有するホール素子において、電極断面（１〜４、
   １〜８）は、半径を１とする円の仮想面中心点に対して
   点対称に重複することなく円周上に配置された同数の仮
   想電極断面（１ａ〜４ａ、１ａ〜８ａ）群を円の仮想面
   から前記多角形の断面に数学的に等角写像することによ
   って形成され、 前記仮想電極断面群は、４つの電極を１つの群とする単
   位電極群に分割されており、その単位電極群において仮
   想電極断面（１ａ〜４ａ、１ａ〜８ａ）は、それぞれ円
   周上に互いに等距離隔てて配置されることを特徴とする
   ホール素子。 ２）前記多角形の断面形状が４角形であることを特徴と
   する請求項第１項に記載のホール素子。 ３）前記多角形の断面形状が台形であることを特徴とす
   る請求項第１項に記載のホール素子。 ４）断面形状がほぼ４角形であり、α、βを任意の実数
   パラメータ、ｊを虚数単位、ａ、ｂを断面の２辺の長さ
   、ｘを変数、ｋを ▲数式、化学式、表等があります▼ により与えられる値、ｗを仮想電極断面（１ａ〜４ａ、
   １ａ〜８ａ）のそれぞれの終了点の座標値（ｗ１、ｗ２
   ）からなる複素数（ｗ１＋ｊ・ｗ２）とし、電極断面（
   １〜４、１〜８）のそれぞれの終了点の座標（ｕ１、ｕ
   ２）が、 ▲数式、化学式、表等があります▼ で表現される複素数（ｕ１＋ｊ・ｕ２）により与えられ
   ることを特徴とする請求項第２項に記載のホール素子。 ５）前記βの値が０であることを特徴とする請求項第４
   項に記載のホール素子。 ６）集積化されたホール素子の断面形状を１次近似とし
   て４角形とすることを特徴とする請求項第４項または第
   ５項に記載のホール素子。 ７）前記集積化されたホール素子の断面形状を近似した
   ことによる座標値を補正することを特徴とする請求項第
   ６項に記載のホール素子。 ８）前記単位電極群が一つだけ設けられており、仮想電
   極（１ａ〜４ａ）が単位電極群の４つの電極（１〜４）
   に対応することを特徴とする請求項第１項から第７項ま
   でのいずれか１項に記載のホール素子。 ９）８個の電極（１〜８）が設けられ、これらの電極が
   ２つの単位電極群を形成し、各単位電極にそれぞれ仮想
   電極（１ａ〜４ａ、５ａ〜８ａ）が対応されることを特
   徴とする請求項第１項から第７項までのいずれか１項に
   記載のホール素子。 １０）ホール素子は、電源に接続される入力端子（ｌ１
   、Ｉ２）と出力端子（Ｕ１、Ｕ２）を有す名スイッチか
   らなる切り替え装置に接続され、その出力端子に現れる
   電圧がスイッチの２つの切り替え位置において測定され
   オフセット電圧が除去されることを特徴とする請求項第
   １項から第９項までのいずれか１項に記載のホール素子
   。