JPH0290231A - ファジィ推論装置 - Google Patents
ファジィ推論装置Info
- Publication number
- JPH0290231A JPH0290231A JP63239737A JP23973788A JPH0290231A JP H0290231 A JPH0290231 A JP H0290231A JP 63239737 A JP63239737 A JP 63239737A JP 23973788 A JP23973788 A JP 23973788A JP H0290231 A JPH0290231 A JP H0290231A
- Authority
- JP
- Japan
- Prior art keywords
- membership function
- circuit
- selecting
- inference
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 claims description 66
- 238000003491 array Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 8
- 101150051405 MFG1 gene Proteins 0.000 description 1
- 101100545251 Mus musculus Zfp58 gene Proteins 0.000 description 1
Landscapes
- Feedback Control In General (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の要約
ファジィ推論演算回路を２系統以上の推論系に共用でき
るように、メンバーシップ関数回路およびメンバーシッ
プ関数発生回路を系統数１組にして設け、系統の選択に
応じて各組の中から１つずつ選択して演算回路に与える
。
るように、メンバーシップ関数回路およびメンバーシッ
プ関数発生回路を系統数１組にして設け、系統の選択に
応じて各組の中から１つずつ選択して演算回路に与える
。
発明の背景
この発明はファジィ推論を行なうファジィ推論装置に関
する。
する。
ファジィ推論はＩｆ ｔｈｅｎルール（モーダス・ボネ
ンス）にしたがって行なわれる。このルールは「もしＸ
がＡでかつｙがＢでかつ２がＣならば。
ンス）にしたがって行なわれる。このルールは「もしＸ
がＡでかつｙがＢでかつ２がＣならば。
ＷはＤである」
という形態で表現される。
ＸＩ ５’ｌ Ｚは前件部の入力変数、Ａ、Ｂ、Ｃ
は前件部のメンバーシップ関数、Ｗは後件部の変数、Ｄ
は後件部のメンバーシップ関数である。
は前件部のメンバーシップ関数、Ｗは後件部の変数、Ｄ
は後件部のメンバーシップ関数である。
Ａ、Ｂ、Ｃ，Ｄ等のメンバーシップ関数はたとえばＰＬ
、ＰＭ、ＰＳ、ＺＲ，ＮＳ、ＮＭ、ＮＬ等の言語値によ
って表現される。ここでＰは正。
、ＰＭ、ＰＳ、ＺＲ，ＮＳ、ＮＭ、ＮＬ等の言語値によ
って表現される。ここでＰは正。
Ｎは負、Ｌは大きい１Ｍは中位い、Ｓは小さいをそれぞ
れ表わす。したがってＰＬは正の大きな値、ＮＳは負の
小さな値ということになる。ＺＲはほぼ零を表わす。言
語値はたとえば複数ビットのバイナリイ・コードで表現
可能である。
れ表わす。したがってＰＬは正の大きな値、ＮＳは負の
小さな値ということになる。ＺＲはほぼ零を表わす。言
語値はたとえば複数ビットのバイナリイ・コードで表現
可能である。
第８図は従来のファジィ推論装置を示している。ファジ
ィ推論装置は複数（設定可能なルールの数）の推論部１
００と、これらの推論部１００に接続された確定部１１
０とから構成される。各推論部１００は、入力変数がそ
れぞれ与えられ、これに応じた前件部のメンバーシップ
関数の値を表わす信号（たとえば電圧信号）を出力する
メンバーシップ関数回路（以下ＭＦＣという） １０１
、１０２ 。
ィ推論装置は複数（設定可能なルールの数）の推論部１
００と、これらの推論部１００に接続された確定部１１
０とから構成される。各推論部１００は、入力変数がそ
れぞれ与えられ、これに応じた前件部のメンバーシップ
関数の値を表わす信号（たとえば電圧信号）を出力する
メンバーシップ関数回路（以下ＭＦＣという） １０１
、１０２ 。
１０３と、後件部のメンバーシップ関数を表わす信号（
たとえば２５本のライン上に分布した電圧信号）（この
電圧分布が伝送される２５本のラインをハツチングを施
したバスで表現する）を出力するメンバーシップ関数発
生回路（以下ＭＦＧという）１０５と、 ＭＰ Ｃｌ０
Ｉ 、 １０２ 、１０３ （７）出力のＭＩＮ演算を
行なう論理積回路１０４と、この回路１０４とＭＦＧ１
０５の出力（７）ＭＩＮ演算を行なう論理積回路１０Ｂ
とから構成されている。ＭＰＣｌｏｌ 、 １０２ 、
１０３には言語値に相当する基準電圧が与えられ、それ
ぞれルールにしたがうメンバーシップ関数を出力するよ
うに設定される。またＭＦＣの出力するメンバーシップ
関数の他のパラメータが図示しない設定器により設定さ
れる。基準電圧はメンバーシップ関数のピーク位置（中
心位置）を規定する。Ｍ Ｆ Ｇ １０５には言語値を
表わすコードが与えられ、その言語値によって表わされ
るメンバーシップ関数を出力するように構成されている
。確定部１１０は、推論部１００の出力メンバーシップ
関数のＭＡＸ演算を行なう論理和回路１１１と、この回
路１１１の出力を非ファジィ化して確定出力を発生する
確定演算回路（デフアシファイア） １１２とを含んで
いる。ファジィ出力は論理和回路１１１から得られる。
たとえば２５本のライン上に分布した電圧信号）（この
電圧分布が伝送される２５本のラインをハツチングを施
したバスで表現する）を出力するメンバーシップ関数発
生回路（以下ＭＦＧという）１０５と、 ＭＰ Ｃｌ０
Ｉ 、 １０２ 、１０３ （７）出力のＭＩＮ演算を
行なう論理積回路１０４と、この回路１０４とＭＦＧ１
０５の出力（７）ＭＩＮ演算を行なう論理積回路１０Ｂ
とから構成されている。ＭＰＣｌｏｌ 、 １０２ 、
１０３には言語値に相当する基準電圧が与えられ、それ
ぞれルールにしたがうメンバーシップ関数を出力するよ
うに設定される。またＭＦＣの出力するメンバーシップ
関数の他のパラメータが図示しない設定器により設定さ
れる。基準電圧はメンバーシップ関数のピーク位置（中
心位置）を規定する。Ｍ Ｆ Ｇ １０５には言語値を
表わすコードが与えられ、その言語値によって表わされ
るメンバーシップ関数を出力するように構成されている
。確定部１１０は、推論部１００の出力メンバーシップ
関数のＭＡＸ演算を行なう論理和回路１１１と、この回
路１１１の出力を非ファジィ化して確定出力を発生する
確定演算回路（デフアシファイア） １１２とを含んで
いる。ファジィ出力は論理和回路１１１から得られる。
このような従来のファジィ推論装置を用いると、推論系
が２系統以上あり、それぞれの系統でメンバーシップ関
数が異る場合、その系統の数だけファジィ推論装置を用
意する必要があった。
が２系統以上あり、それぞれの系統でメンバーシップ関
数が異る場合、その系統の数だけファジィ推論装置を用
意する必要があった。
発明の概要
この発明は２系統以上の推論系に対しても適用可能なフ
ァジィ推論装置を提供するものである。
ァジィ推論装置を提供するものである。
第１の発明によるファジィ推論装置は、系統数に応じた
数のＭＦＣからなるＭＦＣ組と、系統数に応じた数のＭ
ＦＧからなるＭＦＧ組と、変数選択入力に応じて上記Ｍ
ＦＣ組内のいずれかのＭＦＣを選択する第１の選択手段
と、変数選択入力に応じて上記ＭＦＣ組内のいずれかの
ＭＦＧを選択する第２の選択手段と１選択されたＭＦＣ
およびＭＦＧの出力を演算する演算回路とからなること
を特徴とする。
数のＭＦＣからなるＭＦＣ組と、系統数に応じた数のＭ
ＦＧからなるＭＦＧ組と、変数選択入力に応じて上記Ｍ
ＦＣ組内のいずれかのＭＦＣを選択する第１の選択手段
と、変数選択入力に応じて上記ＭＦＣ組内のいずれかの
ＭＦＧを選択する第２の選択手段と１選択されたＭＦＣ
およびＭＦＧの出力を演算する演算回路とからなること
を特徴とする。
第１の発明によると、使用する推論系統に応じて対応す
るＭＦＣおよびＭＦＧを選択することで同一のファジィ
推論装置上で時系列的に推論系統の切換をすることがで
き９階層的な推論が容易となる。
るＭＦＣおよびＭＦＧを選択することで同一のファジィ
推論装置上で時系列的に推論系統の切換をすることがで
き９階層的な推論が容易となる。
第２の発明によるファジィ推論装置は、所要複数のＭＦ
Ｃから構成されるＭＦＣアレイが系統数に応じた数設け
られてなるＭＦＣアレイ組と、所要複数のＭＦＧから構
成されるＭＦＧアレイが系統数に応じた数設けられてな
るＭＦＧアレイ組と、変数選択入力に応じて上記ＭＦＣ
アレイ組内のいずれかのＭＦＣアレイを選択する第１の
選択手段と、変数選択入力に応じて上記ＭＦＧアレイ組
内のいずれかのＭＦＧアレイを選択する第２の選択手段
と、第１の選択手段によって選択されたＭＦＣアレイか
ら出力されるメンバーシップ関数値のうちの設定された
ルールにしたがうものを選択する第３の選択手段と、第
２の選択手段によって選択されたＭＦＧアレイから出力
されるメンバーシップ関数のうち設定されたルールにし
たがうものを選択する第４の選択手段と、これら第３、
第４の選択手段の出力に対して所定の推論演算を行なう
演算回路とから構成されていることを特徴とする。
Ｃから構成されるＭＦＣアレイが系統数に応じた数設け
られてなるＭＦＣアレイ組と、所要複数のＭＦＧから構
成されるＭＦＧアレイが系統数に応じた数設けられてな
るＭＦＧアレイ組と、変数選択入力に応じて上記ＭＦＣ
アレイ組内のいずれかのＭＦＣアレイを選択する第１の
選択手段と、変数選択入力に応じて上記ＭＦＧアレイ組
内のいずれかのＭＦＧアレイを選択する第２の選択手段
と、第１の選択手段によって選択されたＭＦＣアレイか
ら出力されるメンバーシップ関数値のうちの設定された
ルールにしたがうものを選択する第３の選択手段と、第
２の選択手段によって選択されたＭＦＧアレイから出力
されるメンバーシップ関数のうち設定されたルールにし
たがうものを選択する第４の選択手段と、これら第３、
第４の選択手段の出力に対して所定の推論演算を行なう
演算回路とから構成されていることを特徴とする。
第１の発明ではルール組ごとにＭＦＧ組。
ＭＦＧ組が設けられているので個々の設定に手間がかか
るが、第２の発明によると同−言語値に対するメンバー
シップ関数の設定が一回で済み、設定誤差が生じない、
言語値設定が一カ所にまとまったので言語値の拡張が容
易にできるといった効果がある。
るが、第２の発明によると同−言語値に対するメンバー
シップ関数の設定が一回で済み、設定誤差が生じない、
言語値設定が一カ所にまとまったので言語値の拡張が容
易にできるといった効果がある。
実施例の説明
第１図はこの発明の第１の実施例によるファジィ推論装
置の構成を示している。第８図に示すものと同一物には
同一符号が付されている。この実施例は２系統推論用で
ある 各推論部９０において、ＭＦＣが２個ずつ組になって設
けられ（ＭＦＣｌ０ＩＡと ｌ０ＩＢ、 １Ｇ２Ａと
１０２Ｂ、 １０３Ａと １０３Ｂ ） 、 こ
れらの組に対して変数選択回路９１．９２．９３がそれ
ぞれ設けられている。各ＭＰＣＩＯＩＡ〜 １０３Ｂに
は設定されたルールにしたがう基準電圧が与えられてい
る。これらのＭＦＣの具体的構成の一例が第４図に示さ
れている。この図において端子Ｍに基準電圧が与えられ
、この電圧を中心位置（メンバーシップ関数のピーク値
に対応する入力）とする三角形状のメンバーシップ関数
が発生する。ｖＩＮが入力であり、■ が出力である
。抵抗’Ｅｌ”Ｂ２は三角ＵＴ 形状のメンバーシップ関数の勾配を決定する。
置の構成を示している。第８図に示すものと同一物には
同一符号が付されている。この実施例は２系統推論用で
ある 各推論部９０において、ＭＦＣが２個ずつ組になって設
けられ（ＭＦＣｌ０ＩＡと ｌ０ＩＢ、 １Ｇ２Ａと
１０２Ｂ、 １０３Ａと １０３Ｂ ） 、 こ
れらの組に対して変数選択回路９１．９２．９３がそれ
ぞれ設けられている。各ＭＰＣＩＯＩＡ〜 １０３Ｂに
は設定されたルールにしたがう基準電圧が与えられてい
る。これらのＭＦＣの具体的構成の一例が第４図に示さ
れている。この図において端子Ｍに基準電圧が与えられ
、この電圧を中心位置（メンバーシップ関数のピーク値
に対応する入力）とする三角形状のメンバーシップ関数
が発生する。ｖＩＮが入力であり、■ が出力である
。抵抗’Ｅｌ”Ｂ２は三角ＵＴ 形状のメンバーシップ関数の勾配を決定する。
抵抗’Ｂｌ”Ｂ２を変えることにより台形状のメンバー
シップ関数とすることもできる。
シップ関数とすることもできる。
ＭＦＣＩＯＩＡと １０１Ｂの組の構成例が第２図に示
されている。各ＭＦ Ｃｌ０ＩＡ 、 ｌ０ＩＢは変
数選択回路９１としてセレクタを持っていて、このセレ
クタに変数名を登録しておくことができる。この登録さ
れた変数名とセレクタに与えられる変数選択信号が一致
すると、そのＭＦＣはアクティブになり、メンバーシッ
プ関数回路として動作する。
されている。各ＭＦ Ｃｌ０ＩＡ 、 ｌ０ＩＢは変
数選択回路９１としてセレクタを持っていて、このセレ
クタに変数名を登録しておくことができる。この登録さ
れた変数名とセレクタに与えられる変数選択信号が一致
すると、そのＭＦＣはアクティブになり、メンバーシッ
プ関数回路として動作する。
ＭＰＣｌ０ＩＡ、 ｌ０ＩＢをメンバーシップ関数回
路として常に動作させておき、変数選択信号によりＭＰ
ＣＩＯＩＡまたはｌ０ＩＢの出力を選択的に出力させる
ようにしてもよい。他のＭＦＣ１０２Ａと１０２Ｂの組
、 １０３Ａと１０３Ｂの組についても同様である。
路として常に動作させておき、変数選択信号によりＭＰ
ＣＩＯＩＡまたはｌ０ＩＢの出力を選択的に出力させる
ようにしてもよい。他のＭＦＣ１０２Ａと１０２Ｂの組
、 １０３Ａと１０３Ｂの組についても同様である。
選択されたＭＦＣの出力は論理積回路１０４に与えられ
る。
る。
同じように各推論部９０にはＭＦＧ１０５Ａと１０５Ｂ
の組と、変数選択信号によっていずれかを選択する変数
選択回路９５とが設けられている。これらの構成例が第
３図に示されている。各ＭＦＧ１０５Ａ、 １０５Ｂ
には変数名を登録しうるセレクタが設けられ、変数選択
信号によって与えられる変数名と一致する変数名をもつ
セレクタによって対応するＭＦＧ１０５Ａもしくは１口
５Ｂがアクティブにされるか、または対応するＭＦＧ１
０５Ａもしくは１０５Ｂの出力が選択的に取出されて論
理積回路１０Ｂに与えられる。ＭＦＧの具体例はたとえ
ば特開昭８３−１２３１７７号公報に示されている。
の組と、変数選択信号によっていずれかを選択する変数
選択回路９５とが設けられている。これらの構成例が第
３図に示されている。各ＭＦＧ１０５Ａ、 １０５Ｂ
には変数名を登録しうるセレクタが設けられ、変数選択
信号によって与えられる変数名と一致する変数名をもつ
セレクタによって対応するＭＦＧ１０５Ａもしくは１口
５Ｂがアクティブにされるか、または対応するＭＦＧ１
０５Ａもしくは１０５Ｂの出力が選択的に取出されて論
理積回路１０Ｂに与えられる。ＭＦＧの具体例はたとえ
ば特開昭８３−１２３１７７号公報に示されている。
このような回路構成にすれば同一の推論装置上でオンラ
イン時系列的に２系統の推論が可能になる。
イン時系列的に２系統の推論が可能になる。
たとえば。
１ｆ’ ａ−Ａ ｂ−Ｂ ｃ−Ｃｔｈｅｎ ｕ
−Ｕ・・・（１） と Ｉｆ ｄｍＤ ｅ−Ｅ ｆ−Ｆ ｔｈｅｎ
ｖ−Ｖ・・・（２） というような２系統の推論が存在するとする。第（１）
式の推論を行なう場合には変数選択信号線に第（１）式
のメンバーシップ関数を選択する信号を与える。逆に第
（２）式の推論を行なう場合には第（２）式のメンバー
シップ関数を選択する信号を与える。この動作を逐次切
換え、その切換えに合わせて推論結果出力を得れば、同
一の推論装置で２つの系統の推論が可能となる。２つの
推論系統の一方の出力を保存し、他方の入力とするよう
な形をとれば同一推論装置上で階層的な推論が可能とな
る。
−Ｕ・・・（１） と Ｉｆ ｄｍＤ ｅ−Ｅ ｆ−Ｆ ｔｈｅｎ
ｖ−Ｖ・・・（２） というような２系統の推論が存在するとする。第（１）
式の推論を行なう場合には変数選択信号線に第（１）式
のメンバーシップ関数を選択する信号を与える。逆に第
（２）式の推論を行なう場合には第（２）式のメンバー
シップ関数を選択する信号を与える。この動作を逐次切
換え、その切換えに合わせて推論結果出力を得れば、同
一の推論装置で２つの系統の推論が可能となる。２つの
推論系統の一方の出力を保存し、他方の入力とするよう
な形をとれば同一推論装置上で階層的な推論が可能とな
る。
第５図は第２の実施例、を示している。ここでは、推論
部１０の外部にすべての言語値に対するＭＦＣ，ＭＦＧ
が設けられている。ＭＦＣについてはＭＦＣアレイＩＩ
ＡとＩＩＢとからなるＭＦＣアレイ組と、ＭＦＣアレイ
１２Ａと１２ＢとからなるＭＦＣアレイ組と、ＭＦＣア
レイ１３Ａと１３Ｂとからなるアレイ組とが設けられて
おり、各ＭＦＣアレイ組にいずれかのＭＦＣアレイを変
数選択信号に応じて選択する変数選択回路３１．３２．
３３が設けられている。この変数選択回路は上述したセ
レクタによって実現できる。各ＭＦＣアレイは第６図に
示すように上記言語値の数に等しい数（この実施例では
７）のＭ Ｆ Ｃｌｏｔからなる。各ＭＦＣ１ｏｔには
それぞれ言語値ＰＬ−ＮＬに対応する基準電圧が与えら
れる。
部１０の外部にすべての言語値に対するＭＦＣ，ＭＦＧ
が設けられている。ＭＦＣについてはＭＦＣアレイＩＩ
ＡとＩＩＢとからなるＭＦＣアレイ組と、ＭＦＣアレイ
１２Ａと１２ＢとからなるＭＦＣアレイ組と、ＭＦＣア
レイ１３Ａと１３Ｂとからなるアレイ組とが設けられて
おり、各ＭＦＣアレイ組にいずれかのＭＦＣアレイを変
数選択信号に応じて選択する変数選択回路３１．３２．
３３が設けられている。この変数選択回路は上述したセ
レクタによって実現できる。各ＭＦＣアレイは第６図に
示すように上記言語値の数に等しい数（この実施例では
７）のＭ Ｆ Ｃｌｏｔからなる。各ＭＦＣ１ｏｔには
それぞれ言語値ＰＬ−ＮＬに対応する基準電圧が与えら
れる。
ＭＦＣアレイ組を構成する２つのＭＦＣアレイ内のすべ
てのＭ Ｆ Ｃ１０１には同じ入力が与えられ、設定さ
れた言語値によって表わされるメンバーシップ関数値が
変数選択信号によって選択されたＭＦＣアレイの各Ｍ
Ｆ Ｃ１０１から出力されることになる。他のＭＦＣア
レイ組についても同じである。
てのＭ Ｆ Ｃ１０１には同じ入力が与えられ、設定さ
れた言語値によって表わされるメンバーシップ関数値が
変数選択信号によって選択されたＭＦＣアレイの各Ｍ
Ｆ Ｃ１０１から出力されることになる。他のＭＦＣア
レイ組についても同じである。
各推論部ＩＯには３つの選択回路２１．２２．２３が設
けられている。これらの選択回路２１．２２．２３に。
けられている。これらの選択回路２１．２２．２３に。
変数選択信号によって選択されたＭＦＣアレイ１１Ａま
たはＩＩＢ、 １２Ａまたは１２Ｂ、および１３Ａまた
は１３Ｂの出力が与えられる。選択回路２１．２２゜２
３には言語値を表わすコードがそれぞれ与えられており
、上記ＭＦＣアレイの出力のうちこの言語値に対応する
メンバーシップ関数値が選択回路２１、２２．２３から
それぞれ出力されることになる。
たはＩＩＢ、 １２Ａまたは１２Ｂ、および１３Ａまた
は１３Ｂの出力が与えられる。選択回路２１．２２゜２
３には言語値を表わすコードがそれぞれ与えられており
、上記ＭＦＣアレイの出力のうちこの言語値に対応する
メンバーシップ関数値が選択回路２１、２２．２３から
それぞれ出力されることになる。
選択回路２１．２２．２３の出力は論理積回路１０４に
与えられる。
与えられる。
ＭＦＧについても同じようにＭＦＧアレイ１５ＡとＭＦ
Ｇアレイ１５ＢとからなるＭＦＧアレイ組が設けられて
いる。これらのＭＦＧアレイも第７図に示すように７個
のＭ Ｆ Ｇ １０５から構成されている。これらのＭ
Ｆ Ｇ １０５はＰＬ−ＮＬの７つの言語値に対応す
るメンバーシップ関数を発生する。
Ｇアレイ１５ＢとからなるＭＦＧアレイ組が設けられて
いる。これらのＭＦＧアレイも第７図に示すように７個
のＭ Ｆ Ｇ １０５から構成されている。これらのＭ
Ｆ Ｇ １０５はＰＬ−ＮＬの７つの言語値に対応す
るメンバーシップ関数を発生する。
ＭＦＧアレイ組のいずれか一方が、同じように。
変数選択信号によって選択される。選−択されたＭＦＧ
アレイ１５Ａまたは１５Ｂの出力（メンノ（−シップ関
数を表わす電圧分布）は選択回路２５に入力する入力す
る。７種類のメンパージ・ノブ関数のうちこの選択回路
２５に与えられた言語値に対応するものが選択されて論
理積回路１０Ｂに入力することになる。
アレイ１５Ａまたは１５Ｂの出力（メンノ（−シップ関
数を表わす電圧分布）は選択回路２５に入力する入力す
る。７種類のメンパージ・ノブ関数のうちこの選択回路
２５に与えられた言語値に対応するものが選択されて論
理積回路１０Ｂに入力することになる。
各Ｍ Ｆ Ｇ １０５からは２５本の出力ラインがのび
ているので選択されたＭＦＧアレイ１５Ａまたは１５Ｂ
からは２５×７本の出力ラインが選択回路２５に接続さ
れることになる。しかしながら、ＭＦＧアレイ１５Ａま
たは１５Ｂから時分割で７種類のメンバーシップ関数を
出力させるようにし１選択回路２５にラッチ回路を設け
て選択されたメンバーシップ関数のみをラッチするよう
にすれば２５本のラインですむことになる。
ているので選択されたＭＦＧアレイ１５Ａまたは１５Ｂ
からは２５×７本の出力ラインが選択回路２５に接続さ
れることになる。しかしながら、ＭＦＧアレイ１５Ａま
たは１５Ｂから時分割で７種類のメンバーシップ関数を
出力させるようにし１選択回路２５にラッチ回路を設け
て選択されたメンバーシップ関数のみをラッチするよう
にすれば２５本のラインですむことになる。
上記実施例ではアナログ・タイプのファジィ推論装置が
示されているがこの発明はディジタル・タイプの装置に
も適用可能であるのはいうまでもない。
示されているがこの発明はディジタル・タイプの装置に
も適用可能であるのはいうまでもない。
第１図はこの発明の第１の実施例を示すものでファジィ
推論装置の構成を示すブロック図、第２図はメンバーシ
ップ関数回路アレイ組の構成を示すブロック図、第３図
はメンバーシップ関数発生回路アレイ組の構成を示すブ
ロック図、第４図はメンバーシップ関数回路の一例を示
す回路図である。 第５図はこの発明の第２の実施例を示すものでファジィ
推論装置の構成を示すブロック図、第６図はメンバーシ
ップ関数回路アレイの構成を示すブロック図、第７図は
メンバーシップ関数発生回路アレイの構成を示すブロッ
ク図である。 第８図は従来のファジィ推論装置の構成を示すブロック
図である。 １０、９０・・・推論部。 １１Ａ、ＩＩＢ、１２Ａ、１２Ｂ、１３Ａ、１３Ｂ・・
・メンバーシップ関数回路（ＭＦＣ）アレイ。 １５Ａ、 １５Ｂ・・・メンバーシップ関数発生回路（
ＭＦＧ）アレイ。 ２１、２２．２３．２５・・・言語値選択回路。 ３１、３２．３３．３５．９１．９２．９３．９５・・
・変数選択回路。 １０１Ａ、ｌ０ＩＢ、１０２Ａ、１０２Ｂ、１０３Ａ、
１０３Ｂ・・・メンバーシップ関数回路（ＭＦＣ）。 １０４ 、１０８・・・論理積回路。 １０５Ａ、 １（１５Ｂ・・・メンバーシップ関数発生
回路（ＭＦＧ）。 ・・・確定部。 以 上
推論装置の構成を示すブロック図、第２図はメンバーシ
ップ関数回路アレイ組の構成を示すブロック図、第３図
はメンバーシップ関数発生回路アレイ組の構成を示すブ
ロック図、第４図はメンバーシップ関数回路の一例を示
す回路図である。 第５図はこの発明の第２の実施例を示すものでファジィ
推論装置の構成を示すブロック図、第６図はメンバーシ
ップ関数回路アレイの構成を示すブロック図、第７図は
メンバーシップ関数発生回路アレイの構成を示すブロッ
ク図である。 第８図は従来のファジィ推論装置の構成を示すブロック
図である。 １０、９０・・・推論部。 １１Ａ、ＩＩＢ、１２Ａ、１２Ｂ、１３Ａ、１３Ｂ・・
・メンバーシップ関数回路（ＭＦＣ）アレイ。 １５Ａ、 １５Ｂ・・・メンバーシップ関数発生回路（
ＭＦＧ）アレイ。 ２１、２２．２３．２５・・・言語値選択回路。 ３１、３２．３３．３５．９１．９２．９３．９５・・
・変数選択回路。 １０１Ａ、ｌ０ＩＢ、１０２Ａ、１０２Ｂ、１０３Ａ、
１０３Ｂ・・・メンバーシップ関数回路（ＭＦＣ）。 １０４ 、１０８・・・論理積回路。 １０５Ａ、 １（１５Ｂ・・・メンバーシップ関数発生
回路（ＭＦＧ）。 ・・・確定部。 以 上
Claims (2)
- （１）系統数に応じた数のメンバーシップ関数回路から
なるメンバーシップ関数回路組と， 系統数に応じた数のメンバーシップ関数発生回路からな
るメンバーシップ関数発生回路組と，変数選択入力に応
じて上記メンバーシップ関数回路組内のいずれかのメン
バーシップ関数回路を選択する第１の選択手段と， 変数選択入力に応じて上記メンバーシップ関数発生回路
組内のいずれかのメンバーシップ関数発生回路を選択す
る第２の選択手段と， 選択されたメンバーシップ関数回路およびメンバーシッ
プ関数発生回路の出力を演算する演算回路と， からなるファジィ推論装置。 - （２）所要複数のメンバーシップ関数回路から構成され
るメンバーシップ関数回路アレイが系統数に応じた数設
けられてなるメンバーシップ関数回路アレイ組と， 所要複数のメンバーシップ関数発生回路から構成される
メンバーシップ関数発生回路アレイが系統数に応じた数
設けられてなるメンバーシップ関数発生回路アレイ組と
， 変数選択入力に応じて上記メンバーシップ関数回路アレ
イ組内のいずれかのメンバーシップ関数回路アレイを選
択する第１の選択手段と， 変数選択入力に応じて上記メンバーシップ関数発生回路
アレイ組内のいずれかのメンバーシップ関数発生回路ア
レイを選択する第２の選択手段と， 第１の選択手段によって選択されたメンバーシップ関数
回路アレイから出力されるメンバーシップ関数値のうち
の設定されたルールにしたがうものを選択する第３の選
択手段と， 第２の選択手段によって選択されたメンバーシップ関数
発生回路アレイから出力されるメンバーシップ関数のう
ち設定されたルールにしたがうものを選択する第４の選
択手段と， これら第３，第４の選択手段の出力に対して所定の推論
演算を行なう演算回路と， から構成されているファジィ推論装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63239737A JPH0833822B2 (ja) | 1988-09-27 | 1988-09-27 | ファジィ推論装置 |
| US07/410,462 US5131071A (en) | 1988-09-26 | 1989-09-21 | Fuzzy inference apparatus |
| US07/891,966 US5335314A (en) | 1988-09-26 | 1992-05-26 | Fuzzy inference apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63239737A JPH0833822B2 (ja) | 1988-09-27 | 1988-09-27 | ファジィ推論装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0290231A true JPH0290231A (ja) | 1990-03-29 |
| JPH0833822B2 JPH0833822B2 (ja) | 1996-03-29 |
Family
ID=17049183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63239737A Expired - Fee Related JPH0833822B2 (ja) | 1988-09-26 | 1988-09-27 | ファジィ推論装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0833822B2 (ja) |
-
1988
- 1988-09-27 JP JP63239737A patent/JPH0833822B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0833822B2 (ja) | 1996-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Gelenbe et al. | Function approximation with spiked random networks | |
| Buckley | Universal fuzzy controllers | |
| JPH0682396B2 (ja) | メンバーシップ関数合成装置およびファジィ・システム | |
| JPH0290231A (ja) | ファジィ推論装置 | |
| JPH08286922A (ja) | ファジィ・ニューラルネットワーク装置 | |
| JP2769163B2 (ja) | 重心決定回路 | |
| EP0392494A2 (en) | Fuzzy processor | |
| EP0372511A2 (en) | Truth-valued-flow inference unit | |
| JPH0290230A (ja) | ファジィ推論装置 | |
| JPS63115424A (ja) | 半導体集積回路 | |
| JPH02244302A (ja) | ファジイ制御装置 | |
| Chan | The interpolation property of fuzzy polynomial approximation | |
| JP3099449B2 (ja) | ファジィ推論装置 | |
| US5367611A (en) | Fuzzy inference system | |
| JP2735618B2 (ja) | ファジィ・プロセッサおよびｍａｘ回路の組立装置 | |
| JPH05233304A (ja) | ファジィ推論システム | |
| Sakthivel et al. | Design of optimized fuzzy logic controller for area minimization and its FPGA implementation | |
| Padole et al. | Fuzzy Logic Arbiter for Shared Bus Multiprocessor System: A Design Approach | |
| JP2504136B2 (ja) | ファジィ推論装置およびファジィ推論のためのｍｉｎ演算装置 | |
| JP2500755B2 (ja) | 冗長系切替方式 | |
| JPH0293827A (ja) | ファジィ推論装置 | |
| JP3142071B2 (ja) | ディジタル・デファジィファイヤ回路 | |
| Tao | Simplification of a fuzzy mechanism with rule combination | |
| JPH0830708A (ja) | 神経機能素子 | |
| JPH0628192A (ja) | ファジィ推論装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |