JPH0628192A - ファジィ推論装置 - Google Patents

ファジィ推論装置

Info

Publication number
JPH0628192A
JPH0628192A JP4184136A JP18413692A JPH0628192A JP H0628192 A JPH0628192 A JP H0628192A JP 4184136 A JP4184136 A JP 4184136A JP 18413692 A JP18413692 A JP 18413692A JP H0628192 A JPH0628192 A JP H0628192A
Authority
JP
Japan
Prior art keywords
block
fuzzy
blocks
inference
arithmetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4184136A
Other languages
English (en)
Inventor
Fumiaki Shigeoka
史明 茂岡
Masanari O
征成 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4184136A priority Critical patent/JPH0628192A/ja
Publication of JPH0628192A publication Critical patent/JPH0628192A/ja
Priority to US08/340,476 priority patent/US5506935A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00Computing arrangements based on specific mathematical models
    • G06N7/02Computing arrangements based on specific mathematical models using fuzzy logic
    • G06N7/04Physical realisation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S706/00Data processing: artificial intelligence
    • Y10S706/90Fuzzy logic

Abstract

(57)【要約】 【構成】 ファジィ推論プロセスの各段階で用いる基本
演算が各々独立した演算ブロックとして構成され、かつ
これらの演算ブロックを着脱可能としたファジィ推論装
置。ファジィ推論プロセスの全部または一部の段階につ
いて、複数の異なる基本演算方式の演算ブロックを用意
し、同一段階内の異なる基本演算ブロックの入出力間に
互換性を有するようにすることが好ましい。 【効果】 演算速度を犠牲にすることなく、入力変数、
ルールの数に応じて必要十分な規模のシステムを構成す
ることができる。推論プロセスの各段階毎に演算方式を
選択できるので、目的にあった推論方式を採用できる。
必要に応じてシステムを組み替えたり、一部を変更する
のが容易である。そのほか、複数のファジィ推論を並列
で行ったり、推論結果を元に、さらに推論を行う多段推
論など、より複雑な推論システムの構築にも応用でき
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、制御、パターン認識、
意思決定など、あいまいな情報、知識をベースにしたフ
ァジィ推論を行うための装置に関する。
【0002】
【従来の技術】ファジィ推論は、あいまいな知識や情報
を数値的に取り扱う手法を提供することで、従来機械が
苦手としてきた、高度に人間的な判断や分析を可能に
し、近年、さまざまな分野でその応用が行われるに至っ
ている。特にファジィ推論は、制御、認識、診断といっ
た諸分野で実用化が進み、家電製品などを通じて一般に
もなじみあるものになっている。
【0003】ファジィ推論を実現する方法として、当初
は自由度、汎用性の点で有利なソフトウエアによるもの
が多かった。しかし一方で、より高速性が求められる応
用分野においては、ファジィ演算プロセッサーやファジ
ィチップといったファジィ専用のハードウエアの開発も
進められている。このようなハードウエアで問題となる
のは、ファジィ推論の具体的な内容としてどのような演
算方式を採用するのかということである。そこで以下
に、ファジィ推論の推論プロセスについて説明する。
【0004】ファジィ推論では知識を次のような「if
−thenルール」で表す。
【0005】 if x=A and y=B then z=C if〜の部分を前件部、then〜の部分を後件部と呼
ぶ。人間の知識をif−thenルールで表現する場
合、前件部のA、Bや後件部のCはあいまいさを含んで
いることが多い。ファジィ推論では、このA,B,Cを
ファジィ集合論のメンバーシップ関数で記述することで
あいまいさを有する知識をもとにした推論を数値的に行
うことを可能にしている。なお、上記例では、前件部の
命題は2個であるが、それ以外でもかまわない。また、
一般にこのようなif−thenルールは次のように複
数存在する。
【0006】 if x=A1 and y=B1 then z=C1 if x=A2 and y=B2 then z=C2 ・ ・ ・ if x=An and y=Bn then z=Cn このようなルールをもとに次のプロセスにより推論を行
う。
【0007】段階 現実に与えられた入力x,yが、
それぞれ前件部のA1...An、B1...Bnとど
れくらい一致しているか、その適合度を演算する部分。
【0008】段階 前件部に複数の命題が存在する場
合、各命題ごとに得られた適合度から一つのルールとし
ての適合度を演算する部分。たとえば、命題毎の適合度
同士の最小値演算(MIN)により行う。
【0009】段階 で求めた適合度を用いて各ルー
ル毎に結論を導く部分。例えば、適合度でルール後件部
メンバーシップ関数を頭切り(適合度と後件部メンバー
シップ関数との最小値演算)することで行う。
【0010】段階 で導いた各ルール毎の結論を全
ルールについて統合し、全体の結論を求める部分。例え
ば、各ルール毎の結論の最大値演算(MAX)を用い
る。
【0011】段階 で求めた推論の結論(ファジィ
集合でありメンバーシップ関数で記述されている)から
非ファジィ的な確定値を求める部分。例えば、結論を表
すメンバーシップ関数の重心値を計算することで行う。
【0012】このように、ファジィ推論のプロセスは複
数の段階から構成されている。
【0013】ここで各段階に例示した演算方法はマムダ
ニ法(MIN−MAX−重心法)として知られ、ファジ
ィ推論の最も代表的な方法である。この推論方式の概念
を図8に示す。マムダニ法は多くの実用例でその有効性
が実証されているが、一方でこれとは異なる演算方法も
多数提案されている(例えば、水本「最近のファジィ制
御法」数理科学、333,1991年3月)。一例を挙
げれば、マムダニ法のMIN、MAX演算を代数積、代
数和演算に置き換えた「代数積−加算−重心法」(図
9)は、応用対象や目的によってはマムダニ法より優れ
た効果を生むことが報告されている。また、非ファジィ
化段階で、重心値の代わりに最大のメンバーシップ関数
値を示している集合要素を確定出力とする方法(最大高
さ法)もある。
【0014】このように、ファジィ推論プロセスの各段
階で用いられる基本演算には、プロセスの各段階で複数
の方式が存在し、どの方式を採用するかは、場合によっ
て異なる。また、対象や目的によってどの演算方式が適
当かを裏付ける理論は十分に確立されておらず、個々の
ケースで試行錯誤によって推論方式を決定しているのが
現実である。同様のことは、if−thenルールや入
力変数の個数についても言える。
【0015】このようなファジィ推論システムをハード
ウエアとして実現するため、近年、ファジィ推論チップ
や推論ボードといったハードウエアが開発されている。
しかしこれら従来のハードウエアでは、推論方式や設定
可能な入力変数、ルールの最大値がハードウエアによっ
て限定されていた。
【0016】
【発明が解決しようとする課題】従来のファジィ推論ハ
ードウエアでは、推論方式、入力変数の数、ルールの数
が制限されており、次のような問題があった。
【0017】 入力変数の数、ルール数の上限値は、
大は小を兼ねるという意味で、通常多めに設定されてい
る。ところが、現実にはそれほど多くのルール数は必要
とされず、ハードウエアに無駄な部分が生じてしまう。
これは、ひいてはハードウエアのコストを引き上げるこ
とにつながる。逆に上記上限値が小さめに設定されてい
ると、必要な量の入力変数、ルールを処理できない。一
方、複数の処理を時系列で行えば、このような問題は生
じないが、その場合、入力変数やルールの数が増えるに
したがい演算速度が遅くなるという欠点がある。
【0018】いずれにしても、演算速度を犠牲にするこ
となしに必要十分な規模のファジィ推論システムを構成
するのは困難であった。
【0019】 推論方式が限定されており、その方式
が目的にとって最適なものである保証はない。
【0020】 実際に試行錯誤を繰り返しながらシス
テムを組み替え、最適の推論システムを構築していくこ
とができない。
【0021】もちろん、個別部品を用いてその目的にあ
わせた専用のハードウエアシステムを設計することは可
能であるが、開発に手間がかかり、まして、いったん作
り上げたシステムを試行錯誤しながら変更していくよう
なことは困難である。
【0022】このような従来の問題に鑑み、本発明が解
決すべき課題は、次のようにユーザが目的に応じて最適
なファジィ推論システムを構築できるフレキシブルなハ
ードウエアを提供することである。
【0023】 設定しようとする入力変数、ルールの
数に応じて必要十分な規模のシステムを演算速度を犠牲
にすることなく構成できること。
【0024】 推論プロセスの各段階で演算方式を選
択することが可能で、目的にあった推論方式を採用でき
ること。
【0025】 必要に応じシステムを容易に組み替え
ることができること。
【0026】
【課題を解決するための手段】前記課題を解決するた
め、本発明のファジィ推論装置は、ファジィ推論プロセ
スの各段階で用いる基本演算を各々独立した演算ブロッ
クとして構成し、かつこれらの演算ブロックを着脱可能
としている。また、ファジィ推論プロセスの全部または
一部の段階について、複数の異なる基本演算方式の演算
ブロックが用意され、同一段階内の異なる基本演算ブロ
ックの入出力間に互換性を有するようにしている。
【0027】
【作用】本発明では、推論プロセスの各段階の基本演算
ブロックが独立で、かつ着脱可能なことから、これらを
組み合わせることで必要十分な規模のシステムを構成で
きる。システムはパラレルに構成できるため、演算量、
たとえば入力変数の数、ルール数が増えても演算速度は
遅くならない。各段階の基本演算ブロックは複数種類が
用意されており、かつ同一段階の基本演算ブロックの入
出力間には互換性があるので、目的に合わせて最適の演
算方式を選ぶことができる。また、試行錯誤を繰り返し
ながら、必要に応じてシステムを組み替えることができ
る。
【0028】
【実施例】以下、本発明を実施例を参照しながら具体的
に説明する。
【0029】〔実施例1〕図1は、本発明を用いてマム
ダニ法による推論を行うシステムの構築例を示すもので
ある。なお、各基本演算ブロック内につけられた番号
〜は、前述した推論プロセスの各段階に対応してい
る。また、破線で囲んだ部分が1個のif−thenル
ールを処理するブロックである。この例では、ルール数
は3個、入力変数の数はx,yの2個である。
【0030】まず、基本演算ブロック10により与えら
れた入力x,yと、設定された前件部メンバーシップ関
数との適合度がそれぞれ求められる。基本演算ブロック
10では、予めメンバーシップ関数が設定できるように
なっている。求められた適合度は基本演算ブロック20
により最小値演算され、1個のルールについての適合度
が算出される。この値で基本演算ブロック32で発生し
た後件部メンバーシップ関数を頭切り(最小値演算)す
るのが基本ブロック30である。ここでnは後件部のメ
ンバーシップ関数(ファジィ集合)が定義される全体集
合の要素数、簡単に言えば後件部メンバーシップ関数の
横軸の分解能を表している。したがって、ブロック30
はn+1個の入力とn個の出力とを持っている。なお、
ブロック30と32をまとめて1個の基本演算ブロック
として構成してもよい。
【0031】ブロック10〜32は、ルールの数と同数
用意されており、各ルール毎に頭切りされた後件部メン
バーシップ関数が求まることになる。この結果は基本演
算ブロック40に与えられ、最大値演算により1個のメ
ンバーシップ関数に統合される。ブロック40の出力は
ファジィ集合であり、これから非ファジィ化して確定値
を算出するのが、基本演算ブロック50である。ブロッ
ク50の出力がこの推論システムの最終的な出力値とな
る。
【0032】なお、入力変数の個数によってはブロック
20への入力数は2個を超えることになる。この場合、
ブロック20をトーナメント状に複数組み合わせること
で、多入力の最小値演算を処理することができる。ま
た、ブロック20の入力数をあらかじめ2個を超える値
にしておいてもよい。もちろん、演算ブロックの入力を
シリアル方式にして対応してもよい。
【0033】図1の例ではルール数を3個としたが、ル
ール数を増やしたい場合は破線枠のブロックをルール数
の増える分だけ追加すればよい。入力変数の数もブロッ
ク10の個数で変更できる。ブロック10〜50の各基
本演算ブロックは各々独立かつ着脱自在であり、ルール
数や入力変数の個数などの仕様に合わせてハードウエア
システムを容易に変更できる。仮に、推論結果をファジ
ィ値として出力したい場合には、ブロック50を取り外
し、ブロック40の出力を最終出力とすることもでき
る。
【0034】〔実施例2〕実施例1において、基本演算
ブロック40の入力数はルール数により増加し、n×ル
ール数が必要となる。複数のブロック40をトーナメン
ト状に用いることで、これに対応することも可能である
が、ブロック30の出力同士を図2の接続点42で接続
することにより、ワイヤード・マックス演算が可能な構
造にブロック30をしておけば、ブロック40を省略す
ることができる。その様子を図3に示す。
【0035】〔実施例3〕マムダニ法の代わりに代数積
−加算−重心法を用いた例を図4に示す。この推論方式
は、マムダニ型の最小値演算ブロック20,30と最大
値演算ブロック40をそれぞれ代数積演算ブロック2
2,34と代数和演算ブロック44に置き換えたもので
ある。本実施例によれば、各基本演算ブロックは独立
で、かつ推論プロセスの各段階内では複数種類の演算ブ
ロック間に入出力の互換性があるので、特定の演算ブロ
ックのみを容易に他の演算方式のブロックに変更でき
る。マムダニ法を代数積−加算−重心法に方式変更する
場合、図1中の基本演算ブロック20,30,40のみ
を22,34,44に交換するだけでよい。
【0036】これ以外にも基本演算ブロックとしてファ
ジィ推論で用いられる様々な演算、例えば限界積、限界
和、激烈積、激烈和などが用意されていれば、一部の演
算ブロックを交換することで、異なる演算による推論方
式のハードウエアシステムを構成することができる。
【0037】〔実施例4〕図5に簡略型推論法を本発明
で構成した例を示す。簡略型推論法とは、マムダニ法
(図8参照)の後件部をファジィ集合ではなく定数とし
た推論方法で、最近では計算の簡便さからよく用いられ
ている。図6にこの方法の概念図を示す。この方法で
は、入力と前件部との適合度がそのままルールの結論と
なるため、頭切りや統合と言った処理を必要としない。
このため図5のようにシステムは大幅に簡略化される。
演算ブロック20の出力はそのルールの結論のメンバー
シップ値を表しているので、これを非ファジィ化ブロッ
ク50に直接入力すればよい。このとき演算ブロック2
0の出力は、各ルール毎にそれぞれの後件部の定数と対
応するブロック50の入力に接続されなければならな
い。どのルールの後件部とも対応しないブロック50の
入力端子は、メンバーシップ値0を表す基準値に接続し
ておく。もし、後件部の等しい複数のルールが存在する
場合は、統合処理が必要となるが、実施例2のようにブ
ロック20をwired−MAX構造にしておけばよ
い。また、簡略型推論法はマムダニ法の特別な場合とみ
なすことができ、実施例1のシステムをそのまま用いる
こともできる。その場合、図1のブロック32に後件部
メンバーシップ関数として定数を設定すればよい。
【0038】以上のように、本発明によれば、対象や目
的に合わせてさまざまな仕様のファジィ推論システムを
必要十分な規模のハードウエアとして構成することがで
きる。また、システムの部分的な変更や拡張が容易なた
め、試行錯誤を繰り返しながら最適のファジィ推論シス
テムを作り上げていくような場合にも有効である。
【0039】さらに、本発明の基本演算ブロックを、そ
れぞれ個別のICとして実現することにより、さらにフ
ァジィ推論応用の分野が拡大することが期待できる。図
7はその例を示すものであり、演算方式の異なる複数の
基本演算ブロックのIC60、61、62を用意してお
き、これを基板63に設けたソケット64に装着するこ
とにより、所望の方式の演算を行うことができる。他の
方式の演算に変える場合は、ICをソケット64から外
して他のICを装着することができる。
【0040】
【発明の効果】上述したように、本発明によれば下記の
効果を奏する。
【0041】 演算速度を犠牲にすることなく、入力
変数、ルールの数に応じて必要十分な規模のシステムを
構成することができる。
【0042】 推論プロセスの各段階毎に演算方式を
選択できるので、目的にあった推論方式を採用できる。
【0043】 必要に応じてシステムを組み替えた
り、一部を変更するのが容易である。
【0044】 そのほか、複数のファジィ推論を並列
で行ったり、推論結果を元に、さらに推論を行う多段推
論など、より複雑な推論システムの構築にも応用でき
る。
【図面の簡単な説明】
【図1】 本発明によるマムダニ法の実施例1を示すブ
ロック図である。
【図2】 本発明の実施例2を示すブッロク図である。
【図3】 実施例2における演算の様子を示す説明図で
ある。
【図4】 本発明の実施例3を示すブロック図である。
【図5】 本発明の実施例4を示すブロック図である。
【図6】 簡略型推論法のファジィ推論の概念図であ
る。
【図7】 ICとして構成した本発明の基本演算ブロッ
クの斜視図である。
【図8】 マムダニ法によるファジィ推論の概念図であ
る。
【図9】 代数積−加算−重心法によるファジィ推論の
概念図である。
【符号の説明】
10〜50:基本演算ブロック、10:前件部適合度演
算ブロック、20:最小値演算ブロック、22:代数積
演算ブロック、30:最小値演算ブロック、32:後件
部発生ブロック、34:代数積演算ブロック、40:最
大値演算ブロック、42:接続点、44:代数和演算ブ
ロック、50:重心値演算ブロック、60〜62:基本
演算ブロックのIC、63:基板、64:ソケット

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ファジィ推論プロセスの各段階で用いる
    基本演算が各々独立した演算ブロックとして構成され、
    かつこれらの演算ブロックが着脱可能であることを特徴
    とするファジィ推論装置。
  2. 【請求項2】 ファジィ推論プロセスの全部または一部
    の段階について、複数の異なる基本演算方式の演算ブロ
    ックが用意され、同一段階内の異なる基本演算ブロック
    の入出力間に互換性を有する請求項1記載のファジィ推
    論装置。
JP4184136A 1992-07-10 1992-07-10 ファジィ推論装置 Pending JPH0628192A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4184136A JPH0628192A (ja) 1992-07-10 1992-07-10 ファジィ推論装置
US08/340,476 US5506935A (en) 1992-07-10 1994-11-14 Fuzzy inference apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4184136A JPH0628192A (ja) 1992-07-10 1992-07-10 ファジィ推論装置

Publications (1)

Publication Number Publication Date
JPH0628192A true JPH0628192A (ja) 1994-02-04

Family

ID=16148007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4184136A Pending JPH0628192A (ja) 1992-07-10 1992-07-10 ファジィ推論装置

Country Status (2)

Country Link
US (1) US5506935A (ja)
JP (1) JPH0628192A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4333440C1 (de) * 1993-09-30 1995-04-06 Siemens Ag Verfahren zur Shimmung eines Magnetfeldes in einem Untersuchungsraum eines Kernspinresonanzgerätes
WO1999026057A1 (en) * 1997-11-12 1999-05-27 Yalcin Ozbey Specimen holder for color measurement and method of using the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4507726A (en) * 1982-01-26 1985-03-26 Hughes Aircraft Company Array processor architecture utilizing modular elemental processors
US4623961A (en) * 1984-03-07 1986-11-18 Westinghouse Electric Corp. Programmable controller having automatic contact line solving
US5329431A (en) * 1986-07-17 1994-07-12 Vari-Lite, Inc. Computer controlled lighting system with modular control resources
US5131071A (en) * 1988-09-26 1992-07-14 Omron Tateisi Electronics Co. Fuzzy inference apparatus
JPH0289103A (ja) * 1988-09-26 1990-03-29 Omron Tateisi Electron Co ファジィ推論装置
JPH02155041A (ja) * 1988-12-07 1990-06-14 Aputo Instr Kk 真理値フローによる処理装置
US5175824A (en) * 1989-05-08 1992-12-29 Trw Inc. Crossbar switch connected modular multiprocessor system with processor timing relationship selected and synchronized to be appropriate for function being performed
US5185849A (en) * 1989-06-27 1993-02-09 Olympus Optical Co., Ltd. Digital fuzzy inference apparatus having time divisional control function
US5222191A (en) * 1991-11-08 1993-06-22 Nec Corporation Fuzzy hardware system

Also Published As

Publication number Publication date
US5506935A (en) 1996-04-09

Similar Documents

Publication Publication Date Title
US5710867A (en) Method for parallel processing of fuzzy logic inference rules and corresponding circuit architecture with fuzzy inputs and outputs
Katbab Fuzzy logic and controller design-a review
US5239620A (en) Rule generating and verifying apparatus for fuzzy control
JPH0628192A (ja) ファジィ推論装置
US5463718A (en) Learning method and apparatus
JP2696972B2 (ja) フアジイ・ルール発生装置および方法,ならびに確認装置および方法
JPH07319703A (ja) 多数のファジイ論理推論規則の並列処理法及びその回路構成
JPS63186303A (ja) プラント監視制御システム
Yeun et al. Implementing linear models in genetic programming
JP2761090B2 (ja) エキスパートシステムの推論方法
JPH0371303A (ja) ファジィコントローラ
US6345206B1 (en) Method for configuring a fuzzy automatic-control device which is used for comparing a measurement signal with a pattern signal
JP2814386B2 (ja) ファジィ推論方法
JP3196346B2 (ja) サブシステム設定装置
JP3017300B2 (ja) ファジー推論装置
JPH0535307A (ja) フアジイ制御装置
JPH06301405A (ja) ファジィ制御装置
JPH04354027A (ja) ファジィ制御装置
JPH04199329A (ja) 論理合成システム
JPH09101894A (ja) ファジィ制御規則作成装置
Wasniowski Nonlinear Adaptive Prediction Algorithm and Its Parallel Implementation
JPS63304328A (ja) 強さの異なる複数の制約を充足する問題解決方式
JPH08328863A (ja) ファジイ推論の計算方法
JPH04316132A (ja) ファジイ推論方法およびその装置
Gharieb Hardware fuzzy logic kit design