JP3017300B2 - ファジー推論装置 - Google Patents
ファジー推論装置Info
- Publication number
- JP3017300B2 JP3017300B2 JP3038420A JP3842091A JP3017300B2 JP 3017300 B2 JP3017300 B2 JP 3017300B2 JP 3038420 A JP3038420 A JP 3038420A JP 3842091 A JP3842091 A JP 3842091A JP 3017300 B2 JP3017300 B2 JP 3017300B2
- Authority
- JP
- Japan
- Prior art keywords
- antecedent
- consequent
- membership function
- rule
- rules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、ＭＡＸ／ＭＩＮ推論法
（最大値／最小値推論法）による推論合成規則に基づく
ファジー推論装置、特に集積回路化の際の回路構成の簡
単化と小型化が図れるファジー推論装置に関するもので
ある。
（最大値／最小値推論法）による推論合成規則に基づく
ファジー推論装置、特に集積回路化の際の回路構成の簡
単化と小型化が図れるファジー推論装置に関するもので
ある。
【０００２】
【従来の技術】図２は、従来のファジー推論装置の一構
成例を示す機能ブロック図である。
成例を示す機能ブロック図である。
【０００３】このファジー推論装置は、入力変数用の入
力端子１、及び前件部メンバーシップ関数群を格納する
メモリ２を有し、それらには前件部演算手段３が接続さ
れている。前件部演算手段３は、ＭＡＸ／ＭＩＮ演算を
行って前件部の適合度ｗ1 ，ｗ2 ，…，ｗｎをそれぞれ
出力する複数個ｎのプロセッシングエレメント（以下、
ＰＥという）３−１〜３−ｎで構成されている。
力端子１、及び前件部メンバーシップ関数群を格納する
メモリ２を有し、それらには前件部演算手段３が接続さ
れている。前件部演算手段３は、ＭＡＸ／ＭＩＮ演算を
行って前件部の適合度ｗ1 ，ｗ2 ，…，ｗｎをそれぞれ
出力する複数個ｎのプロセッシングエレメント（以下、
ＰＥという）３−１〜３−ｎで構成されている。
【０００４】また、後件部メンバーシップ関数群を格納
するメモリ４が設けられ、そのメモリ４及び前件部演算
手段３の出力側には、後件部演算手段５が接続されてい
る。後件部演算手段５は、複数個ｎのＭＩＮ演算器５−
１〜５−ｎで構成され、それらの各出力側には、出力端
子６−１〜６−ｎがそれぞれ接続されている。
するメモリ４が設けられ、そのメモリ４及び前件部演算
手段３の出力側には、後件部演算手段５が接続されてい
る。後件部演算手段５は、複数個ｎのＭＩＮ演算器５−
１〜５−ｎで構成され、それらの各出力側には、出力端
子６−１〜６−ｎがそれぞれ接続されている。
【０００５】以上の構成において、ルールタイプのファ
ジー推論を実行するには、例えば次のようなルール等を
用いる。
ジー推論を実行するには、例えば次のようなルール等を
用いる。
【０００６】 ＜前提＞ ルール１； ｉｆ ｘ1 ｉｓ Ａ11，ｘ2 ｉｓ Ａ12，ｔｈｅｎ ｙ ｉｓ Ｃ1 ルール２； ｉｆ ｘ1 ｉｓ Ａ21，ｘ2 ｉｓ Ａ22，ｔｈｅｎ ｙ ｉｓ Ｃ2 ルール３； ｉｆ ｘ1 ｉｓ Ａ31，ｘ2 ｉｓ Ａ32，ｔｈｅｎ ｙ ｉｓ Ｃ2 ルール４； ｉｆ ｘ1 ｉｓ Ａ41，ｘ2 ｉｓ Ａ42，ｔｈｅｎ ｙ ｉｓ Ｃ1 ・ ・ ・ ルールｎ； ｉｆ ｘ1 ｉｓ Ａｎ1 ，ｘ2 ｉｓ Ａｎ2 ，ｔｈｅｎ ｙ ｉｓ Ｃｎ …（１） ＜推論＞ ｉｆ ｘ1 ｉｓ ｘ1 ′，ｘ2 ｉｓ ｘ2 ′，ｔｈｅｎ ｙ ｉｓ ｙ′ …（２） 但し、 ｉｆ ｘ1 ｉｓ Ａ11 など；前件部命題 ｔｈｅｎ ｙ ｉｓ Ｃ1 など；後件部命題 ｘ1 ，ｘ2 ；入力変数 ｙ ；結果（出力） Ａ11，Ａ21，…，Ａｎ1 、Ａ12，Ａ22，…，Ａｎ2 ；前件部メンバーシップ関数（ラベル） を表わすパラメータ Ｃ1 ，Ｃ2 ，…，Ｃｎ ；後件部メンバーシップ関数（ラベル） を表わすパラメータ 前件部内の「，」 ；ＡＮＤ結合 そして、入力（ファジー量または確定値）ｘ1 ′，ｘ2
′を入力端子１に与えて、（１）式の各ルールより結
果ｙ′を推論する。
′を入力端子１に与えて、（１）式の各ルールより結
果ｙ′を推論する。
【０００７】即ち、入力ｘ1 ′，ｘ2 ′が入力端子１に
与えられ、ｎ個の各ルールに対応する前件部メンバーシ
ップ関数（ラベル）Ａ11〜Ａｎ1 ，Ａ12〜ｎ2 がメモリ
２より読出される。入力ｘ1 ′，ｘ2 ′と前件部ラベル
Ａ11〜Ａｎ1 ，Ａ12〜Ａｎ2は、ＰＥ３−１〜３−ｎに
より、各ルール毎にＭＩＮ演算された後、ＭＡＸ演算、
さらにＭＩＮ演算が順次実行される。つまり、ＰＥ３−
１〜ＰＥ３−ｎでファジー変換された後、前件部適合度
ｗ1 〜ｗｎが計算され、その計算結果が後件部演算手段
５へ送られる。
与えられ、ｎ個の各ルールに対応する前件部メンバーシ
ップ関数（ラベル）Ａ11〜Ａｎ1 ，Ａ12〜ｎ2 がメモリ
２より読出される。入力ｘ1 ′，ｘ2 ′と前件部ラベル
Ａ11〜Ａｎ1 ，Ａ12〜Ａｎ2は、ＰＥ３−１〜３−ｎに
より、各ルール毎にＭＩＮ演算された後、ＭＡＸ演算、
さらにＭＩＮ演算が順次実行される。つまり、ＰＥ３−
１〜ＰＥ３−ｎでファジー変換された後、前件部適合度
ｗ1 〜ｗｎが計算され、その計算結果が後件部演算手段
５へ送られる。
【０００８】後件部動作では、各ルールに対応する後件
部ラベルＣ1 〜Ｃｎがメモリ４より読出される。適合度
ｗ1 〜ｗｎとラベルＣ1 〜Ｃｎとは、ＭＩＮ演算器５−
１〜５−ｎにより、各ルール毎にＭＩＮ演算され、各ル
ールの推論結果Ｃ1 ′〜Ｃｎ′が出力端子６−１〜６−
ｎへそれぞれ出力される。
部ラベルＣ1 〜Ｃｎがメモリ４より読出される。適合度
ｗ1 〜ｗｎとラベルＣ1 〜Ｃｎとは、ＭＩＮ演算器５−
１〜５−ｎにより、各ルール毎にＭＩＮ演算され、各ル
ールの推論結果Ｃ1 ′〜Ｃｎ′が出力端子６−１〜６−
ｎへそれぞれ出力される。
【０００９】これら一連の動作は、ＭＡＸ／ＭＩＮ法に
よる推論合成規則に基づく動作シーケンスの中で、ルー
ル毎の推論結果までを示したものである。通常は、その
後、ＭＡＸ演算されて総合推論結果が求められ、ＭＡＸ
／ＭＩＮ法による総合推論が完了する。さらに、必要に
応じて重心法により、総合推論結果の確定値（デファジ
ー化）ｙ′が計算される。
よる推論合成規則に基づく動作シーケンスの中で、ルー
ル毎の推論結果までを示したものである。通常は、その
後、ＭＡＸ演算されて総合推論結果が求められ、ＭＡＸ
／ＭＩＮ法による総合推論が完了する。さらに、必要に
応じて重心法により、総合推論結果の確定値（デファジ
ー化）ｙ′が計算される。
【００１０】
【発明が解決しようとする課題】しかしながら、上記構
成の装置では、各ルールに後件部ラベルとしてＣ1 〜Ｃ
ｎの中より任意のラベルが割当てられたり、同じラベル
が別のルールに使用されることになる。（１）式におい
て、例えばラベルＣ1 がルール１の他にルール４に使用
され、ラベルＣ2 がルール２の他にルール３に使用され
ている。そのため、シングルトン方式によって推論結果
を得る場合、ルール数の増加や、デファジー化における
演算式の複雑化を生ぜしめる。従って、集積回路化の際
に、回路構成が複雑になるばかりか、チップサイズが大
型化するという問題があり、それを解決することが困難
であった。
成の装置では、各ルールに後件部ラベルとしてＣ1 〜Ｃ
ｎの中より任意のラベルが割当てられたり、同じラベル
が別のルールに使用されることになる。（１）式におい
て、例えばラベルＣ1 がルール１の他にルール４に使用
され、ラベルＣ2 がルール２の他にルール３に使用され
ている。そのため、シングルトン方式によって推論結果
を得る場合、ルール数の増加や、デファジー化における
演算式の複雑化を生ぜしめる。従って、集積回路化の際
に、回路構成が複雑になるばかりか、チップサイズが大
型化するという問題があり、それを解決することが困難
であった。
【００１１】本発明は、前記従来技術が持っていた課題
として、回路構成の複雑化とチップサイズの大型化の点
について解決したファジー推論装置を提供するものであ
る。
として、回路構成の複雑化とチップサイズの大型化の点
について解決したファジー推論装置を提供するものであ
る。
【００１２】
【課題を解決するための手段】本発明は、前記課題を解
決するために、ファジー推論装置において、前件部演算
手段と、メンバーシップ関数割当て手段と、後件部演算
手段とを備えている。
決するために、ファジー推論装置において、前件部演算
手段と、メンバーシップ関数割当て手段と、後件部演算
手段とを備えている。
【００１３】ここで、前記前件部演算手段は、前件部命
題及び後件部命題からなる複数のルールにおいて後件部
命題が同一の前件部命題が、ＭＡＸ演算でまとめられて
作成されたルール数の少ない複数の新ルールの各前件部
メンバーシップ関数と、入力変数とを入力し、それらの
各前件部メンバーシップ関数と入力変数とのＭＡＸ／Ｍ
ＩＮ演算をそれぞれ行い、その各新ルール毎の前件部適
合度を算出するものである。前記メンバーシップ関数割
当て手段は、前記複数の新ルールの後件部メンバーシッ
プ関数を有為な順序（即ち、メンバーシップ関数の台集
合軸にて小さいものより順）に並べて該複数の新ルール
の各後件部命題にそれぞれ割当てるものである。さら
に、前記後件部演算手段は、前記前件部演算手段で算出
された各前件部適合度と、前記メンバーシップ関数割当
て手段で割当てられた各後件部メンバーシップ関数とを
入力し、それらの各前件部適合度と各後件部メンバーシ
ップ関数とのＭＩＮ演算をそれぞれ行い、前記各新ルー
ルの推論結果を出力するものである。
題及び後件部命題からなる複数のルールにおいて後件部
命題が同一の前件部命題が、ＭＡＸ演算でまとめられて
作成されたルール数の少ない複数の新ルールの各前件部
メンバーシップ関数と、入力変数とを入力し、それらの
各前件部メンバーシップ関数と入力変数とのＭＡＸ／Ｍ
ＩＮ演算をそれぞれ行い、その各新ルール毎の前件部適
合度を算出するものである。前記メンバーシップ関数割
当て手段は、前記複数の新ルールの後件部メンバーシッ
プ関数を有為な順序（即ち、メンバーシップ関数の台集
合軸にて小さいものより順）に並べて該複数の新ルール
の各後件部命題にそれぞれ割当てるものである。さら
に、前記後件部演算手段は、前記前件部演算手段で算出
された各前件部適合度と、前記メンバーシップ関数割当
て手段で割当てられた各後件部メンバーシップ関数とを
入力し、それらの各前件部適合度と各後件部メンバーシ
ップ関数とのＭＩＮ演算をそれぞれ行い、前記各新ルー
ルの推論結果を出力するものである。
【００１４】
【作用】本発明によれば、以上のようにファジー推論装
置を構成したので、後件部命題が同じ前件部命題がまと
められてルール数が少なくなった各新ルール毎の前件部
適合度が、前件部演算手段で算出され、その算出結果が
後件部演算手段に与えられる。メンバーシップ関数割当
て手段では、後件部演算手段に対し、後件部１個の新ル
ールに１個の後件部メンバーシップ関数を割当てる。こ
の際、後件部メンバーシップ関数を有為な順序（即ち、
台集合軸にて小さいものより順）に並べる。後件部演算
手段では、前件部適合度と、割当てられた後件部メンバ
ーシップ関数とのＭＩＮ演算を行い、各新ルールの推論
結果を出力する。
置を構成したので、後件部命題が同じ前件部命題がまと
められてルール数が少なくなった各新ルール毎の前件部
適合度が、前件部演算手段で算出され、その算出結果が
後件部演算手段に与えられる。メンバーシップ関数割当
て手段では、後件部演算手段に対し、後件部１個の新ル
ールに１個の後件部メンバーシップ関数を割当てる。こ
の際、後件部メンバーシップ関数を有為な順序（即ち、
台集合軸にて小さいものより順）に並べる。後件部演算
手段では、前件部適合度と、割当てられた後件部メンバ
ーシップ関数とのＭＩＮ演算を行い、各新ルールの推論
結果を出力する。
【００１５】
【実施例】図１は、本発明の実施例を示すファジー推論
装置の機能ブロック図である。
装置の機能ブロック図である。
【００１６】このファジー推論装置は、入力変数用の入
力端子１１、及び前件部メンバーシップ関数群を格納す
るメモリ１２を有し、それらには前件部演算手段１３が
接続されている。前件部演算手段１３は、ＭＡＸ／ＭＩ
Ｎ演算を行って前件部の適合度ｗ1 ，ｗ2 ，…，ｗｎを
出力する機能を有し、複数個ｎのＰＥ１３−１〜１３−
ｎで構成されている。
力端子１１、及び前件部メンバーシップ関数群を格納す
るメモリ１２を有し、それらには前件部演算手段１３が
接続されている。前件部演算手段１３は、ＭＡＸ／ＭＩ
Ｎ演算を行って前件部の適合度ｗ1 ，ｗ2 ，…，ｗｎを
出力する機能を有し、複数個ｎのＰＥ１３−１〜１３−
ｎで構成されている。
【００１７】また、メンバーシップ関数割当て手段１４
が設けられ、その手段１４及び前件部演算手段１３の出
力側には、後件部演算手段１５が接続されている。メン
バーシップ関数割当て手段１４は、後件部の各新ルール
に１個の後件部メンバーシップ関数（ラベル）Ｃ1 ，Ｃ
2 ，…，Ｃｎを割当てるものであり、その割当てに際
し、後件部ラベルＣ1 〜Ｃｎを有為な順序に並べる機能
も有し、メモリ等で構成されている。後件部演算手段１
５は、割当てられた各１個の後件部ラベルのみ対応する
後件部の各新ルールに基づき、推論結果を出力端子１６
−１〜１６−ｎへ出力する機能を有し、複数個ｎのＭＩ
Ｎ演算器１５−１〜１５−ｎで構成されている。
が設けられ、その手段１４及び前件部演算手段１３の出
力側には、後件部演算手段１５が接続されている。メン
バーシップ関数割当て手段１４は、後件部の各新ルール
に１個の後件部メンバーシップ関数（ラベル）Ｃ1 ，Ｃ
2 ，…，Ｃｎを割当てるものであり、その割当てに際
し、後件部ラベルＣ1 〜Ｃｎを有為な順序に並べる機能
も有し、メモリ等で構成されている。後件部演算手段１
５は、割当てられた各１個の後件部ラベルのみ対応する
後件部の各新ルールに基づき、推論結果を出力端子１６
−１〜１６−ｎへ出力する機能を有し、複数個ｎのＭＩ
Ｎ演算器１５−１〜１５−ｎで構成されている。
【００１８】図３は、図１中の各ＰＥ１３−１〜１３−
ｎの構成例を示すブロック図である。
ｎの構成例を示すブロック図である。
【００１９】各ＰＥ１３−１〜１３−ｎ、例えば１３−
１は、メモリ１２に格納された前件部ラベルによって入
力データを選択するセレクタ２１を有し、そのセレクタ
２１の出力側には、ＭＩＮ演算器２２、タイミング信号
で制御されるレジスタ２３，２４，２６、及びＭＡＸ演
算器２５が接続されている。
１は、メモリ１２に格納された前件部ラベルによって入
力データを選択するセレクタ２１を有し、そのセレクタ
２１の出力側には、ＭＩＮ演算器２２、タイミング信号
で制御されるレジスタ２３，２４，２６、及びＭＡＸ演
算器２５が接続されている。
【００２０】セレクタ２１で選択されたデータは、ＭＩ
Ｎ演算器２２へ与えられる。ＭＩＮ演算器２２は、その
出力をレジスタ２３を介してフィードバック入力し、前
件部を表す加法標準形の各項毎の論理積を求める。求め
られた論理積は、パイプライン処理によりスループット
の向上を図るためのレジスタ２４を介して、ＭＡＸ演算
器２５へ送られる。ＭＡＸ演算器２５は、その出力をレ
ジスタ２６を介してフィードバック入力し、前記項と項
との論理和を求め、適合度ｗ1 を出力する。
Ｎ演算器２２へ与えられる。ＭＩＮ演算器２２は、その
出力をレジスタ２３を介してフィードバック入力し、前
件部を表す加法標準形の各項毎の論理積を求める。求め
られた論理積は、パイプライン処理によりスループット
の向上を図るためのレジスタ２４を介して、ＭＡＸ演算
器２５へ送られる。ＭＡＸ演算器２５は、その出力をレ
ジスタ２６を介してフィードバック入力し、前記項と項
との論理和を求め、適合度ｗ1 を出力する。
【００２１】以上のように構成されるファジー推論装置
の動作を、図４を参照しつつ説明する。
の動作を、図４を参照しつつ説明する。
【００２２】なお、図４は、台形型メンバーシップ関数
を説明するための図であり、横軸に台集合、縦軸にグレ
ードがとられている。Ｃ1 〜Ｃｎは後件部ラベル、ν1
〜νｎは台集合座標である。
を説明するための図であり、横軸に台集合、縦軸にグレ
ードがとられている。Ｃ1 〜Ｃｎは後件部ラベル、ν1
〜νｎは台集合座標である。
【００２３】先ず、本実施例のファジー推論法について
説明する。
説明する。
【００２４】ルールタイプのファジー推論の並列実行を
考える場合、各ルール毎にその処理が独立しているの
で、従来のように、一つのルールの処理を並列実行する
単位に選ぶことが自然である。しかし、ルール数が増加
した場合、回路規模が増大するばかりか、各ルールの推
論結果を統合する処理量が多くなり、推論速度が低下す
る。そのため、ルール数の増加に伴い、並列処理の処理
単位を大きくした方が有利になる。一方メンバーシップ
関数の種類は、応用例から、１０種類以下の場合がほと
んどである。
考える場合、各ルール毎にその処理が独立しているの
で、従来のように、一つのルールの処理を並列実行する
単位に選ぶことが自然である。しかし、ルール数が増加
した場合、回路規模が増大するばかりか、各ルールの推
論結果を統合する処理量が多くなり、推論速度が低下す
る。そのため、ルール数の増加に伴い、並列処理の処理
単位を大きくした方が有利になる。一方メンバーシップ
関数の種類は、応用例から、１０種類以下の場合がほと
んどである。
【００２５】そこで、後件部のラベルが等しいルール群
を集め、一つの新しいルールを作る。
を集め、一つの新しいルールを作る。
【００２６】この新しいルールを並列処理の単位にする
ことで、処理数を後件部のラベル数に抑えることがで
き、さらに推論結果を統合する演算の引数の個数も、ラ
ベル数にすることができる。
ことで、処理数を後件部のラベル数に抑えることがで
き、さらに推論結果を統合する演算の引数の個数も、ラ
ベル数にすることができる。
【００２７】例えば、（１）式に示すように、入力数
２、出力数１、後件部のラベル数２の場合を考えると、
（１）式のルール１〜４は、次式（３）のように、２つ
の新ルールにまとめられる。
２、出力数１、後件部のラベル数２の場合を考えると、
（１）式のルール１〜４は、次式（３）のように、２つ
の新ルールにまとめられる。
【００２８】 ｉｆ（ｘ1 ｉｓ Ａ11，ｘ2 ｉｓ Ａ12）ｏｒ （ｘ1 ｉｓ Ａ41，ｘ2 ｉｓ Ａ42）ｔｈｅｎ ｙ ｉｓ Ｃ1 ｉｆ（ｘ1 ｉｓ Ａ21，ｘ2 ｉｓ Ａ22）ｏｒ （ｘ1 ｉｓ Ａ31，ｘ2 ｉｓ Ａ32）ｔｈｅｎ ｙ ｉｓ Ｃ2 …（３） （３）式では、前件部が加法標準形になっている。ま
た、推論過程において、ＯＲ結合をルール統合演算に対
応させると、ルールをまとめる以前の推論結果とまった
く同じ結果を得る。ＭＡＸ／ＭＩＮ法を採用すると、入
力ｘ1 ＝ｘ1 ′，ｘ2 ＝ｘ2 ′の前件部に対する適合度
ｗ1 は、次式（４）より求められる。
た、推論過程において、ＯＲ結合をルール統合演算に対
応させると、ルールをまとめる以前の推論結果とまった
く同じ結果を得る。ＭＡＸ／ＭＩＮ法を採用すると、入
力ｘ1 ＝ｘ1 ′，ｘ2 ＝ｘ2 ′の前件部に対する適合度
ｗ1 は、次式（４）より求められる。
【００２９】 ｗ1 ＝［Ａ11（ｘ1 ′）∧Ａ12（ｘ2 ′）］∨ ［Ａ41（ｘ1 ′）∧Ａ42（ｘ2 ′）］ …（４） 但し、 ∧；ＭＩＮ演算 ∨；ＭＡＸ演算 次に、後件部のラベルＣｉに対する推論結果Ｃｉ′を次
式（５）より求める。 Ｃｉ′（ｙ）＝ｗｉ・Ｃｉ（ｙ） ｉ＝１，２ …（５） ルール全体の推論結果Ｃ′は、各新ルールの推論結果か
ら、次式（６）のようになる。
式（５）より求める。 Ｃｉ′（ｙ）＝ｗｉ・Ｃｉ（ｙ） ｉ＝１，２ …（５） ルール全体の推論結果Ｃ′は、各新ルールの推論結果か
ら、次式（６）のようになる。
【００３０】 Ｃ′（ｙ）＝ΣＣｉ′（ｙ）＝Σｗｉ・Ｃｉ（ｙ） …（６） 確定値（デファジー化）ｙ′が必要な場合は、例えば次
式（７）のような重心法を用いてメンバーシップ関数
Ｃ′から求められる。
式（７）のような重心法を用いてメンバーシップ関数
Ｃ′から求められる。
【００３１】
【数１】
【００３２】以上のようなＭＡＸ／ＭＩＮ重心法を用い
た推論合成規則によるファジー推論方法に基づき、次の
ような本実施例独自のルールを構築する。
た推論合成規則によるファジー推論方法に基づき、次の
ような本実施例独自のルールを構築する。
【００３３】図１のメンバーシップ関数割当て手段１４
では、後件部ラベルＣ1 〜Ｃｎを、図４に示すように、
台集合軸にて、小さいものより順に並べ、それらの台集
合座標をν1 ，ν2 ，…，νｎとする。そして、後件部
演算手段１５に対し、後件部の各新ルールに１個の後件
部ラベルＣ1 〜Ｃｎを割当てる。即ち、後件部各新ルー
ルは、割当てられた１個のラベルのみ対応する。
では、後件部ラベルＣ1 〜Ｃｎを、図４に示すように、
台集合軸にて、小さいものより順に並べ、それらの台集
合座標をν1 ，ν2 ，…，νｎとする。そして、後件部
演算手段１５に対し、後件部の各新ルールに１個の後件
部ラベルＣ1 〜Ｃｎを割当てる。即ち、後件部各新ルー
ルは、割当てられた１個のラベルのみ対応する。
【００３４】後件部ラベルＣ1 〜Ｃｎに対応して台集合
座標ν1 〜νｎ及び各ラベルの広がり（各メンバーシッ
プ関数の面積に相当する）に対応する係数α1 ，α2 ，
…，αｎを決める。そして、これらの後件部ラベルＣ1
〜Ｃｎに対応する前件部を選び、新ルールを作る。
座標ν1 〜νｎ及び各ラベルの広がり（各メンバーシッ
プ関数の面積に相当する）に対応する係数α1 ，α2 ，
…，αｎを決める。そして、これらの後件部ラベルＣ1
〜Ｃｎに対応する前件部を選び、新ルールを作る。
【００３５】（３）式に示すように、後件部ラベル１個
に複数個の前件部が対応する場合は、複数個の前件部間
でＭＡＸ演算を行い、１個の新ルールにまとめる。
に複数個の前件部が対応する場合は、複数個の前件部間
でＭＡＸ演算を行い、１個の新ルールにまとめる。
【００３６】このようにして構築された新ルールでは、
（７）の分母 ΣＣ′（ｙ）が ΣＣ′（ｙ）＝α1 ｗ1 ＋α2 ｗ2 ＋ … ＋αｎｗｎ となり、分子 ΣＣ′（ｙ）・ｙが ΣＣ′（ｙ）・ｙ＝ν1 α1 ｗ1 ＋ν2 α2 ｗ2 ＋ … ＋νｎαｎｗｎ となる。そのため、確定値ｙ′は次式（８）のようにな
る。
（７）の分母 ΣＣ′（ｙ）が ΣＣ′（ｙ）＝α1 ｗ1 ＋α2 ｗ2 ＋ … ＋αｎｗｎ となり、分子 ΣＣ′（ｙ）・ｙが ΣＣ′（ｙ）・ｙ＝ν1 α1 ｗ1 ＋ν2 α2 ｗ2 ＋ … ＋νｎαｎｗｎ となる。そのため、確定値ｙ′は次式（８）のようにな
る。
【００３７】
【数２】
【００３８】（８）式において、α1 ，α2 ，…，αｎ
及びν1 α1 ，ν2 α2 ，…，νｎαｎは定数であり、
１個のラベルに分母、分子それぞれ１回の乗算で済む。
これは、シングルトン方式の特徴を示すものである。
及びν1 α1 ，ν2 α2 ，…，νｎαｎは定数であり、
１個のラベルに分母、分子それぞれ１回の乗算で済む。
これは、シングルトン方式の特徴を示すものである。
【００３９】次に、図１のファジー推論装置の動作を説
明する。
明する。
【００４０】入力ｘ1 ′，ｘ2 ′，…が入力端子１１に
与えられ、（３）式に示すようなｎ個の各新ルールに対
応する前件部ラベルＡ11〜Ａｎ1 ，Ａ12〜Ａｎ2 がメモ
リ１２より読出される。前件部演算手段１３内の各ＰＥ
１３−１〜１３−ｎでは、入力ｘ1 ′，ｘ2 ′，…と前
件部ラベルＡ11〜Ａｎ1 ，Ａ12〜Ａｎ2 を入力し、各新
ルール毎に、（４）式に従い、前件部を表す加法標準形
の各項毎の論理積を図３のＭＩＮ演算器３２で実行し、
項と項との論理和をＭＡＸ演算器２５で実行し、前件部
の適合度ｗ1 〜ｗｎをそれぞれ後件部演算手段１５へ出
力する。
与えられ、（３）式に示すようなｎ個の各新ルールに対
応する前件部ラベルＡ11〜Ａｎ1 ，Ａ12〜Ａｎ2 がメモ
リ１２より読出される。前件部演算手段１３内の各ＰＥ
１３−１〜１３−ｎでは、入力ｘ1 ′，ｘ2 ′，…と前
件部ラベルＡ11〜Ａｎ1 ，Ａ12〜Ａｎ2 を入力し、各新
ルール毎に、（４）式に従い、前件部を表す加法標準形
の各項毎の論理積を図３のＭＩＮ演算器３２で実行し、
項と項との論理和をＭＡＸ演算器２５で実行し、前件部
の適合度ｗ1 〜ｗｎをそれぞれ後件部演算手段１５へ出
力する。
【００４１】メンバーシップ関数割当て手段１４では、
後件部ラベルＣ1 〜Ｃｎを台集合軸にて小さいものより
順に並べ、それらを後件部演算手段１５内の各ＭＩＮ演
算器１５−１〜１５−ｎに割当てる。各ＭＩＮ演算器１
５−１〜１５−ｎは、（５）式に従い、各適合度ｗ1 〜
ｗｎと各後件部ラベルＣ1 〜Ｃｎとの論理積をとり、
（３）式のような各新ルールの推論結果Ｃ1 ′〜Ｃｎ′
を出力端子１６−１〜１６−ｎへそれぞれ出力する。
後件部ラベルＣ1 〜Ｃｎを台集合軸にて小さいものより
順に並べ、それらを後件部演算手段１５内の各ＭＩＮ演
算器１５−１〜１５−ｎに割当てる。各ＭＩＮ演算器１
５−１〜１５−ｎは、（５）式に従い、各適合度ｗ1 〜
ｗｎと各後件部ラベルＣ1 〜Ｃｎとの論理積をとり、
（３）式のような各新ルールの推論結果Ｃ1 ′〜Ｃｎ′
を出力端子１６−１〜１６−ｎへそれぞれ出力する。
【００４２】ルール全体の総合推論結果Ｃ′が必要であ
れば、各新ルールの推論結果Ｃ1 ′〜Ｃｎ′から、
（６）式の演算を行えばよい。さらに、確定値ｙ′が必
要であれば、前件部の適合度ｗ1 〜ｗｎと係数α1 〜α
ｎに基づき、（８）式の演算を行えばよい。
れば、各新ルールの推論結果Ｃ1 ′〜Ｃｎ′から、
（６）式の演算を行えばよい。さらに、確定値ｙ′が必
要であれば、前件部の適合度ｗ1 〜ｗｎと係数α1 〜α
ｎに基づき、（８）式の演算を行えばよい。
【００４３】本実施例では、次のような利点がある。
【００４４】ＭＡＸ／ＭＩＮ重心法による推論合成規則
に基づくファジー推論装置において、シングルトン方式
による推論結果を得る場合、論理上のルール数より、回
路上のルール数を少なくできる。さらに、（８）式に示
すように、デファジー化に当り、α1 〜αｎ及びν1 α
1 〜νｎαｎが定数であり、１個のラベルに分母、分子
おのおの１回の乗算で済むから、重心計算が簡単にな
る。従って、本装置を集積回路化した場合、回路構成が
簡単になり、チップサイズの小型化が可能となる。
に基づくファジー推論装置において、シングルトン方式
による推論結果を得る場合、論理上のルール数より、回
路上のルール数を少なくできる。さらに、（８）式に示
すように、デファジー化に当り、α1 〜αｎ及びν1 α
1 〜νｎαｎが定数であり、１個のラベルに分母、分子
おのおの１回の乗算で済むから、重心計算が簡単にな
る。従って、本装置を集積回路化した場合、回路構成が
簡単になり、チップサイズの小型化が可能となる。
【００４５】なお、本発明は上記実施例に限定されず、
例えば図１のメンバーシップ関数割当て手段１４におい
て、ラベルを他の有為な順序に並べたり、あるいはＰＥ
１３−１〜１３−ｎを、図３以外の回路構成にする等、
種々の変形が可能である。
例えば図１のメンバーシップ関数割当て手段１４におい
て、ラベルを他の有為な順序に並べたり、あるいはＰＥ
１３−１〜１３−ｎを、図３以外の回路構成にする等、
種々の変形が可能である。
【００４６】
【発明の効果】以上詳細に説明したように、本発明によ
れば、前件部演算手段により、各新ルール毎の前件部適
合度を算出し、メンバーシップ関数割当て手段により、
後件部１個の新ルールに１個の後件部メンバーシップ関
数を割当てるようにしている。そのため、論理上のルー
ル数より、処理すべき回路上のルール数を少なくできる
ばかりか、デファジー化の際の演算処理が簡単になる。
従って、集積回路化した場合、回路構成が簡単になり、
チップサイズの小型化が可能になる。特に、メンバーシ
ップ関数割当て手段において、後件部メンバーシップ関
数を台集合軸にて小さいものより順に並べるようにして
いるので、割当ての簡単化と、デファジー化の際の演算
処理の簡易化が可能となる。
れば、前件部演算手段により、各新ルール毎の前件部適
合度を算出し、メンバーシップ関数割当て手段により、
後件部１個の新ルールに１個の後件部メンバーシップ関
数を割当てるようにしている。そのため、論理上のルー
ル数より、処理すべき回路上のルール数を少なくできる
ばかりか、デファジー化の際の演算処理が簡単になる。
従って、集積回路化した場合、回路構成が簡単になり、
チップサイズの小型化が可能になる。特に、メンバーシ
ップ関数割当て手段において、後件部メンバーシップ関
数を台集合軸にて小さいものより順に並べるようにして
いるので、割当ての簡単化と、デファジー化の際の演算
処理の簡易化が可能となる。
【図１】本発明の実施例を示すファジー推論装置の機能
ブロック図である。
ブロック図である。
【図２】従来のファジー推論装置の機能ブロック図であ
る。
る。
【図３】図１中のＰＥの構成ブロック図である。
【図４】メンバーシップ関数の説明図である。
１２ メモリ １３ 前件部演算手段 １３−１〜１３−ｎ プロセッシングエレメント（Ｐ
Ｅ） １４ メンバーシップ関数割当て手段 １５ 後件部演算手段 １５−１〜１５−ｎ ＭＩＮ演算器 Ｃ1 〜Ｃｎ 後件部メンバーシップ関数（後件
部ラベル） ｗ1 〜ｗｎ 前件部適合度
Ｅ） １４ メンバーシップ関数割当て手段 １５ 後件部演算手段 １５−１〜１５−ｎ ＭＩＮ演算器 Ｃ1 〜Ｃｎ 後件部メンバーシップ関数（後件
部ラベル） ｗ1 〜ｗｎ 前件部適合度
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片白 剛史 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 中川 浩一 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 佐々木 守 熊本県熊本市長嶺町2178番322号 龍美 荘10号 (72)発明者 上野 文男 熊本県菊池郡西合志町須屋 花立浦3023 番12号 (56)参考文献 特開 平２−272638（ＪＰ，Ａ) 特開 平２−155045（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 9/44 G05B 13/02
Claims (1)
- 【請求項１】 前件部命題及び後件部命題からなる複数
のルールにおいて後件部命題が同一の前件部命題が、Ｍ
ＡＸ演算でまとめられて作成されたルール数の少ない複
数の新ルールの各前件部メンバーシップ関数と、入力変
数とを入力し、それらの各前件部メンバーシップ関数と
入力変数とのＭＡＸ／ＭＩＮ演算をそれぞれ行い、その
各新ルール毎の前件部適合度を算出する前件部演算手段
と、 前記複数の新ルールの後件部メンバーシップ関数を有為
な順序に並べて該複数の新ルールの各後件部命題にそれ
ぞれ割当てるメンバーシップ関数割当て手段と、 前記前件部演算手段で算出された各前件部適合度と、前
記メンバーシップ関数割当て手段で割当てられた各後件
部メンバーシップ関数とを入力し、それらの各前件部適
合度と各後件部メンバーシップ関数とのＭＩＮ演算をそ
れぞれ行い、前記各新ルールの推論結果を出力する後件
部演算手段とを備え、 前記有為な順序は、前記メンバーシップ関数の台集合軸
にて小さいものより順に並べるようにした ことを特徴と
するファジー推論装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3038420A JP3017300B2 (ja) | 1991-03-05 | 1991-03-05 | ファジー推論装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3038420A JP3017300B2 (ja) | 1991-03-05 | 1991-03-05 | ファジー推論装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04277831A JPH04277831A (ja) | 1992-10-02 |
| JP3017300B2 true JP3017300B2 (ja) | 2000-03-06 |
Family
ID=12524825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3038420A Expired - Fee Related JP3017300B2 (ja) | 1991-03-05 | 1991-03-05 | ファジー推論装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3017300B2 (ja) |
-
1991
- 1991-03-05 JP JP3038420A patent/JP3017300B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04277831A (ja) | 1992-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6151594A (en) | Artificial neuron and method of using same | |
| JP7292297B2 (ja) | 確率的丸めロジック | |
| Gabrielli et al. | A fast digital fuzzy processor | |
| US5398327A (en) | Central processing unit including two-valued/n-valued conversion unit | |
| Um et al. | An optimal allocation of carry-save-adders in arithmetic circuits | |
| JP3017300B2 (ja) | ファジー推論装置 | |
| US5581661A (en) | Artificial neuron using adder circuit and method of using same | |
| JPH08148990A (ja) | 多値論理積の演算装置 | |
| De Stefani | On the I/O complexity of hybrid algorithms for Integer Multiplication | |
| US5291612A (en) | System for evaluating boolean expressions using total differential generating tree structured processing elements controlled by partial subfunction differentials | |
| JPH0764766A (ja) | 並列計算機における最大・最小値演算方法 | |
| JPH05334465A (ja) | 演算器・記憶装置・データ転送装置必要数計数装置 | |
| US20100030836A1 (en) | Adder, Synthesis Device Thereof, Synthesis Method, Synthesis Program, and Synthesis Program Storage Medium | |
| US5784534A (en) | Circuit and method for representing fuzzy rule weights during a fuzzy logic operation | |
| EP0661646A2 (en) | Neuron circuit | |
| JPH0313624B2 (ja) | ||
| JP3260395B2 (ja) | 多入力ファジィ論理演算回路 | |
| JP2839377B2 (ja) | ファジー推論装置 | |
| JPH09101877A (ja) | 乗算演算方法及び乗算演算装置 | |
| JP2889244B2 (ja) | 画像処理装置 | |
| JP3180984B2 (ja) | 半導体集積回路における処理動作のスケジューリング方法 | |
| CN117493008A (zh) | 芯片资源分配方法、装置及计算机可读存储介质 | |
| US5958001A (en) | Output-processing circuit for a neural network and method of using same | |
| JP3486638B2 (ja) | 定数乗算器 | |
| Robertazzi et al. | Divisible Load Modeling for Grids |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991214 |
|
| LAPS | Cancellation because of no payment of annual fees |