JP3180984B2 - 半導体集積回路における処理動作のスケジューリング方法 - Google Patents
半導体集積回路における処理動作のスケジューリング方法Info
- Publication number
- JP3180984B2 JP3180984B2 JP02037793A JP2037793A JP3180984B2 JP 3180984 B2 JP3180984 B2 JP 3180984B2 JP 02037793 A JP02037793 A JP 02037793A JP 2037793 A JP2037793 A JP 2037793A JP 3180984 B2 JP3180984 B2 JP 3180984B2
- Authority
- JP
- Japan
- Prior art keywords
- control step
- scheduling method
- multiplication
- assigned
- assignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路におい
て、順次実行されるべき総制御ステップ数が与えられ、
いずれかの制御ステップで行なわれる演算処理と、前記
制御ステップに後続する制御ステップで行なわれる演算
処理との間には時間的な半順序関係が規定されている場
合の半導体集積回路の設計を行なうためのスケジューリ
ング方法に関する。
て、順次実行されるべき総制御ステップ数が与えられ、
いずれかの制御ステップで行なわれる演算処理と、前記
制御ステップに後続する制御ステップで行なわれる演算
処理との間には時間的な半順序関係が規定されている場
合の半導体集積回路の設計を行なうためのスケジューリ
ング方法に関する。
【０００２】
【従来の技術】従来、この種のスケジューリング方法に
おいては、スケジュールが決定されると、決定されたス
ケジュールに従う一連の処理手続きを実現するために必
要な時間および演算器の数が決定される。よって、スケ
ジューリング方法は、合成される半導体集積回路の処理
速度および規模を左右することとなる。
おいては、スケジュールが決定されると、決定されたス
ケジュールに従う一連の処理手続きを実現するために必
要な時間および演算器の数が決定される。よって、スケ
ジューリング方法は、合成される半導体集積回路の処理
速度および規模を左右することとなる。
【０００３】有限個の制御ステップに一連の演算をそれ
ぞれ割り当てるスケジューリング方法の代表的なものを
挙げれば、『ピー．ジー．ポーリンとジェー．ピー．ナ
イトによる”ＡＳＩＣ'ｓのビヘイヴィオラル・シンセ
シスのためのフォースダイレクティドスケジューリング
法”１９８９年６月発行のＣＡＤに関するＩＥＥＥ報
告書の第８巻第６号（Ｐ．Ｇ．Ｐａｕｌｉｎ ａｎｄ
Ｊ．Ｐ．Ｋｎｉｇｈｔ，“Ｆｏｒｃｅ−Ｄｉｒｅｃｔｅ
ｄ Ｓｃｈｅｄｕｌｉｎｇ ｆｏｒ ｔｈｅＢｅｈａｖ
ｉｏｒａｌ Ｓｙｎｔｈｅｓｉｓ ｏｆ ＡＳＩＣ'
ｓ”ＩＥＥＥＴａｎｓａｃｔｉｏｎｓ ｏｎ ＣＡＤ,
ＶＯｌ．８ ＮＯ．６,Ｊｕｎｅ １９８９．）』に示
されるフォースダイレクテイドスケジューリング法と呼
ばれるものがある。フォースダイレクティドスケジュー
リング法は各制御ステップでの演算の存在確率分布をも
とに、最終的に必要となる演算器の個数を少なく抑える
方法である。
ぞれ割り当てるスケジューリング方法の代表的なものを
挙げれば、『ピー．ジー．ポーリンとジェー．ピー．ナ
イトによる”ＡＳＩＣ'ｓのビヘイヴィオラル・シンセ
シスのためのフォースダイレクティドスケジューリング
法”１９８９年６月発行のＣＡＤに関するＩＥＥＥ報
告書の第８巻第６号（Ｐ．Ｇ．Ｐａｕｌｉｎ ａｎｄ
Ｊ．Ｐ．Ｋｎｉｇｈｔ，“Ｆｏｒｃｅ−Ｄｉｒｅｃｔｅ
ｄ Ｓｃｈｅｄｕｌｉｎｇ ｆｏｒ ｔｈｅＢｅｈａｖ
ｉｏｒａｌ Ｓｙｎｔｈｅｓｉｓ ｏｆ ＡＳＩＣ'
ｓ”ＩＥＥＥＴａｎｓａｃｔｉｏｎｓ ｏｎ ＣＡＤ,
ＶＯｌ．８ ＮＯ．６,Ｊｕｎｅ １９８９．）』に示
されるフォースダイレクテイドスケジューリング法と呼
ばれるものがある。フォースダイレクティドスケジュー
リング法は各制御ステップでの演算の存在確率分布をも
とに、最終的に必要となる演算器の個数を少なく抑える
方法である。
【０００４】
【発明が解決しようとする課題】与えられた有限個の制
御ステップに一連の演算を割り当てる場合、各制御ステ
ップに割り当てられた演算数の最大値を小さく抑えるこ
とが重要であるが、従来のフォースダイレクティドスケ
ジューリング法では、割り当ての早い段階で制御ステッ
プが決定された演算によって、あとに残された演算を割
り当てることのできる制御ステップが制限され、同一制
御ステップに演算が集まることがある。最終的に必要と
なる演算器は、各制御ステップに割り当てられた演算器
数の最大値になるため、同一ステップに同一種類の演算
が集中すると、必要となる演算器数が多くなることとな
る。
御ステップに一連の演算を割り当てる場合、各制御ステ
ップに割り当てられた演算数の最大値を小さく抑えるこ
とが重要であるが、従来のフォースダイレクティドスケ
ジューリング法では、割り当ての早い段階で制御ステッ
プが決定された演算によって、あとに残された演算を割
り当てることのできる制御ステップが制限され、同一制
御ステップに演算が集まることがある。最終的に必要と
なる演算器は、各制御ステップに割り当てられた演算器
数の最大値になるため、同一ステップに同一種類の演算
が集中すると、必要となる演算器数が多くなることとな
る。
【０００５】本発明は上記問題点に鑑み、同一制御ステ
ップに同一種類の演算が集中することを回避するスケジ
ューリング方法を提供することを目的とする。
ップに同一種類の演算が集中することを回避するスケジ
ューリング方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明のスケジューリン
グ方法は、時間の経過に従って順次実行されるべく与え
られた制御ステップ数の範囲で、いずれかの制御ステッ
プで行なわれる演算処理と、前記制御ステップに後続す
る制御ステップで行なわれる演算処理との間には時間的
な半順序関係が規定されている半導体集積回路の設計を
行なうスケジューリング方法において、前記演算処理の
うち同一の制御ステップで実行される同一種類の演算処
理の数は最小となるように、前記演算処理を各制御ステ
ップに配分する割り当て手順を有する。
グ方法は、時間の経過に従って順次実行されるべく与え
られた制御ステップ数の範囲で、いずれかの制御ステッ
プで行なわれる演算処理と、前記制御ステップに後続す
る制御ステップで行なわれる演算処理との間には時間的
な半順序関係が規定されている半導体集積回路の設計を
行なうスケジューリング方法において、前記演算処理の
うち同一の制御ステップで実行される同一種類の演算処
理の数は最小となるように、前記演算処理を各制御ステ
ップに配分する割り当て手順を有する。
【０００７】好ましくは、前記割り当て手順において
は、前記半順序関係を維持しつつ同一種類の演算を、前
記配分の自由度を減少させない順に従い、また、与えら
れた割り当て可能数の範囲で、各制御ステップに各演算
を配分し、割り当て可能数の範囲では配分不可能な種類
の演算が発生したときは、割り当て可能数を１増加さ
せ、配分されずに残された演算の配分を繰り返す。ま
た、前記割り当て手順において与えられる割り当て可能
数の初期値は１とするのも好ましい。
は、前記半順序関係を維持しつつ同一種類の演算を、前
記配分の自由度を減少させない順に従い、また、与えら
れた割り当て可能数の範囲で、各制御ステップに各演算
を配分し、割り当て可能数の範囲では配分不可能な種類
の演算が発生したときは、割り当て可能数を１増加さ
せ、配分されずに残された演算の配分を繰り返す。ま
た、前記割り当て手順において与えられる割り当て可能
数の初期値は１とするのも好ましい。
【０００８】
【作用】割り当て手順においては、演算が割り当てられ
ていない制御ステップに割り当て配分することが可能な
演算は必ず割り当てることにより、同じ制御ステップに
演算が集中することが回避される。また、可能な割り当
ての中から演算の自由度の減少が最小になる割り当てを
選択することにより、割り当ての早い段階で自由度を制
限することもなく演算の配分は可能な限り自由にされ
る。
ていない制御ステップに割り当て配分することが可能な
演算は必ず割り当てることにより、同じ制御ステップに
演算が集中することが回避される。また、可能な割り当
ての中から演算の自由度の減少が最小になる割り当てを
選択することにより、割り当ての早い段階で自由度を制
限することもなく演算の配分は可能な限り自由にされ
る。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明のスケジューリング方法の一
実施例が適用されたスケジュール決定システムを示すブ
ロック図である。入力装置１０１は、与えられる制御ス
テップ数および一連の処理すべき演算に関する指示を受
け取る。スケジュール決定装置１０２は、処理すべき各
演算がどの制御ステップにおいて実行されるべきかを決
定する。結果出力装置１０３は、スケジュール決定装置
１０２が決定したスケジュールを表示器１０４に表示す
る。
て説明する。図１は本発明のスケジューリング方法の一
実施例が適用されたスケジュール決定システムを示すブ
ロック図である。入力装置１０１は、与えられる制御ス
テップ数および一連の処理すべき演算に関する指示を受
け取る。スケジュール決定装置１０２は、処理すべき各
演算がどの制御ステップにおいて実行されるべきかを決
定する。結果出力装置１０３は、スケジュール決定装置
１０２が決定したスケジュールを表示器１０４に表示す
る。
【００１０】図２は、図１の入力装置１０１に与えられ
た一連の処理すべき演算の具体例を模式的に示すデータ
フローグラフである。円で示されたノードは演算を表
し、円の中の記号は演算の種類を表す。例えば、”＊”
は乗算を、”＋”は加算を、”−”は減算を、”＞”は
比較をそれぞれ示している。円の側方に記載された数字
は演算番号を表している。また、有向エッジは制御ステ
ップに関する半順序関係および有向エッジの起点となる
ノードの演算により出力される変数であって、有向エッ
ジの終点となるノードの入力となる変数を示している。
すなわち、ある演算は先行する直前の演算が終了するま
で自己の演算は実行できない。図３は、図２の関係を与
えられた制御ステップ１〜４に各演算をいかに配置して
スケジュールを決定するかを説明するための表形式の図
である。各演算は１制御ステップで実行されるものとす
る。
た一連の処理すべき演算の具体例を模式的に示すデータ
フローグラフである。円で示されたノードは演算を表
し、円の中の記号は演算の種類を表す。例えば、”＊”
は乗算を、”＋”は加算を、”−”は減算を、”＞”は
比較をそれぞれ示している。円の側方に記載された数字
は演算番号を表している。また、有向エッジは制御ステ
ップに関する半順序関係および有向エッジの起点となる
ノードの演算により出力される変数であって、有向エッ
ジの終点となるノードの入力となる変数を示している。
すなわち、ある演算は先行する直前の演算が終了するま
で自己の演算は実行できない。図３は、図２の関係を与
えられた制御ステップ１〜４に各演算をいかに配置して
スケジュールを決定するかを説明するための表形式の図
である。各演算は１制御ステップで実行されるものとす
る。
【００１１】したがって、各演算は図３において斜線を
施した制御ステップ内で実行されなければならない。す
なわち、ひとつの列がひとつの演算を表し、その列にお
いて斜線を施した行が、その演算を割り当てることがで
きる制御ステップを表している。ある列における斜線区
間の数は、その列に対応する演算の自由度を示してい
る。自由度の総和は図３における斜線区画の総数であ
り、図３の例においては自由度の総和は２１である。
施した制御ステップ内で実行されなければならない。す
なわち、ひとつの列がひとつの演算を表し、その列にお
いて斜線を施した行が、その演算を割り当てることがで
きる制御ステップを表している。ある列における斜線区
間の数は、その列に対応する演算の自由度を示してい
る。自由度の総和は図３における斜線区画の総数であ
り、図３の例においては自由度の総和は２１である。
【００１２】上述の自由度の総和は、スケジュールが決
定していくにしたがって減少していく。例えば、図３の
乗算８を制御ステップ３に割り当てたとすると、加算９
は制御ステップ４に割り当てられるので、乗算８および
加算９はそれぞれ自由度を２ずつ減少させ、自由度の総
和は２１から４減少して１７となる。
定していくにしたがって減少していく。例えば、図３の
乗算８を制御ステップ３に割り当てたとすると、加算９
は制御ステップ４に割り当てられるので、乗算８および
加算９はそれぞれ自由度を２ずつ減少させ、自由度の総
和は２１から４減少して１７となる。
【００１３】以下、割り当てられる制御ステップが決定
されていない演算と、定められた半順序関係を破壊せず
にその演算を割り当てることができる制御ステップとの
組を割り当ての組と呼び、例えば、演算ｌを制御ステッ
プｌに割り当てることを示す割り当ての組を、（演算
１，制御ステップｌ）と表すことにする。
されていない演算と、定められた半順序関係を破壊せず
にその演算を割り当てることができる制御ステップとの
組を割り当ての組と呼び、例えば、演算ｌを制御ステッ
プｌに割り当てることを示す割り当ての組を、（演算
１，制御ステップｌ）と表すことにする。
【００１４】本実施例においては、割り当ての組を選択
する際に、自由度の総和の減少がもっとも少ない割り当
てを優先的に選択する。ただし、同一制御ステップに割
り当てることができる同一種類（例えば、乗算）の演算
の個数の限度（以下、割り当て可能個数と呼ぶ）を定
め、これを越える割り当ては行なわない。しかし、割り
当て可能個数を増加しないと割り当てができなくなった
場合のみ、割り当て可能個数を順次１だけ増加させて再
度割り当てを行なう。このことを図２および図３を参照
して説明する。
する際に、自由度の総和の減少がもっとも少ない割り当
てを優先的に選択する。ただし、同一制御ステップに割
り当てることができる同一種類（例えば、乗算）の演算
の個数の限度（以下、割り当て可能個数と呼ぶ）を定
め、これを越える割り当ては行なわない。しかし、割り
当て可能個数を増加しないと割り当てができなくなった
場合のみ、割り当て可能個数を順次１だけ増加させて再
度割り当てを行なう。このことを図２および図３を参照
して説明する。
【００１５】まず、割り当て可能個数をｌとする。この
初期状態において割り当ての組は２ｌ通り存在し、いず
れの割り当ての組を選択した場合も、割り当て可能個数
を上回ることはない。そのうち、自由度の総和の減少が
もつとも小さい割り当ての組は、（乗算１，制御ステッ
プｌ），（乗算２，制御ステップｌ），（乗算３，制御
ステップ２），（減算４，制御ステップ３），（減算
７，制御ステップ４）の５通りある。なお、これらの割
り当てのうちのいずれかひとつを行った時の自由度の総
和の減少は零である。本例のように自由度の総和の減少
がもっとも小さい割り当てが複数存在した場合、任意の
ひとつを選択する。ここでは、（乗算１，制御ステップ
１）の割り当てを選択することとする。
初期状態において割り当ての組は２ｌ通り存在し、いず
れの割り当ての組を選択した場合も、割り当て可能個数
を上回ることはない。そのうち、自由度の総和の減少が
もつとも小さい割り当ての組は、（乗算１，制御ステッ
プｌ），（乗算２，制御ステップｌ），（乗算３，制御
ステップ２），（減算４，制御ステップ３），（減算
７，制御ステップ４）の５通りある。なお、これらの割
り当てのうちのいずれかひとつを行った時の自由度の総
和の減少は零である。本例のように自由度の総和の減少
がもっとも小さい割り当てが複数存在した場合、任意の
ひとつを選択する。ここでは、（乗算１，制御ステップ
１）の割り当てを選択することとする。
【００１６】この割り当てを決定した後、残りの割り当
ての組は２０通り存在する。しかし、このうち（乗算
２，制御ステツプｌ），（乗算５，制御ステップ１），
（乗算８，制御ステップ１）の割り当ては、制御ステッ
プｌに乗算が既に一つ割り当てられており、これらのい
ずれかの割り当てを行なった場合、割り当て可能個数の
ｌを越える割り当てとなるため、これらの割り当ての組
は選択しない。よって、割り当て可能個数の限度を越え
ない割り当てはｌ７通りである。このうち、自由度の総
和の減少がもっとも少ない割り当ては、（乗算３，制御
ステップ２），（減算４，制御ステップ３），（減算
７，制御ステップ４）の３通りであり、これらの中から
選択する。ここでは、（乗算３，制御ステップ２）の割
り当てを選択することとする。
ての組は２０通り存在する。しかし、このうち（乗算
２，制御ステツプｌ），（乗算５，制御ステップ１），
（乗算８，制御ステップ１）の割り当ては、制御ステッ
プｌに乗算が既に一つ割り当てられており、これらのい
ずれかの割り当てを行なった場合、割り当て可能個数の
ｌを越える割り当てとなるため、これらの割り当ての組
は選択しない。よって、割り当て可能個数の限度を越え
ない割り当てはｌ７通りである。このうち、自由度の総
和の減少がもっとも少ない割り当ては、（乗算３，制御
ステップ２），（減算４，制御ステップ３），（減算
７，制御ステップ４）の３通りであり、これらの中から
選択する。ここでは、（乗算３，制御ステップ２）の割
り当てを選択することとする。
【００１７】以下、同様に、（減算４，制御ステップ
３），（減算７，制御ステップ４）の割り当てを選択す
る。以上の割り当てが終った状熊において、残りの割り
当ての組はｌ７通り存在する。このうち、割り当て可能
個数の限度を越えない割り当ては（乗算６，制御ステッ
プ３），（乗算８，制御ステップ３），（加算９，制御
ステップ２），（加算９，制御ステップ３），（加算
９，制御ステップ４），（加算ｌ０，制御ステップ
１），（加算ｌ０，制御ステップ２），（加算ｌ０，制
御ステップ３），（比較演算ｌ１，制御ステップ２），
（比較演算ｌ１，制御ステップ３），（比較演算ｌ１，
制御ステップ４）のｌｌ通りである。このうち、自由度
の総和の減少が最も少ない割り当ては、（乗算６，制御
ステップ３）である。この割り当てを行った時の自由度
の総和の減少はｌである。
３），（減算７，制御ステップ４）の割り当てを選択す
る。以上の割り当てが終った状熊において、残りの割り
当ての組はｌ７通り存在する。このうち、割り当て可能
個数の限度を越えない割り当ては（乗算６，制御ステッ
プ３），（乗算８，制御ステップ３），（加算９，制御
ステップ２），（加算９，制御ステップ３），（加算
９，制御ステップ４），（加算ｌ０，制御ステップ
１），（加算ｌ０，制御ステップ２），（加算ｌ０，制
御ステップ３），（比較演算ｌ１，制御ステップ２），
（比較演算ｌ１，制御ステップ３），（比較演算ｌ１，
制御ステップ４）のｌｌ通りである。このうち、自由度
の総和の減少が最も少ない割り当ては、（乗算６，制御
ステップ３）である。この割り当てを行った時の自由度
の総和の減少はｌである。
【００１８】このとき、乗算６は制御ステップ２に割り
当てたとしても、演算５，６，７の間の半順序関係を壊
すことはない。しかし、制御ステップ２には既に乗算が
一つ割り当てられているために、乗算６は制御ステップ
２に割り当てられることなく、制御ステップ３に割り当
てられる。このように本実施例においては、各制御ステ
ップに同一種類の演算は可能な限り一つずつ割り当てて
いくため、ひとつの制御ステップに同一種類の演算が集
中することが避けられ、最終的に必要な演算器の個数を
少なく抑えることがてきる。
当てたとしても、演算５，６，７の間の半順序関係を壊
すことはない。しかし、制御ステップ２には既に乗算が
一つ割り当てられているために、乗算６は制御ステップ
２に割り当てられることなく、制御ステップ３に割り当
てられる。このように本実施例においては、各制御ステ
ップに同一種類の演算は可能な限り一つずつ割り当てて
いくため、ひとつの制御ステップに同一種類の演算が集
中することが避けられ、最終的に必要な演算器の個数を
少なく抑えることがてきる。
【００１９】以下同様に、（加算９，制御ステップ
４），（加算ｌ０，制御ステップｌ），（比較演算ｌ
１，制御ステップ４）の割り当てを選択する。以上の割
り当てが終った状熊において、残りの割り当ての組は
（乗算２，制御ステップｌ），（乗算５，制御ステップ
ｌ），（乗算５，制御ステップ２），（乗算８，制御ス
テップｌ），（乗算８，制御ステップ２），（乗算８，
制御ステップ３）の６通り存在する。しかし、これらの
乗算の割り当てはいずれも割り当て可能個数１の限度を
越えるものであるので割り当てられない。このように、
割り当てられる制御ステップが決定されていない演算が
存在し、かつ、割り当て可能個数（現在の場合には割り
当て可能個数１）を越えない割り当ての組が存在しない
場合には、割り当て可能個数にｌを加える（現在の場合
には割り当て個数２とする）。このとき、前述の６通り
の割り当ての組はいずれの割り当てを行なった場合に
も、割り当て可能個数の限度を越えることはない。そこ
で、この６通りのうち、自由度の総和の減少が最も少な
い、（乗算２，制御ステップｌ）の割り当てを選択す
る。以下同様にして、（乗算５，制御ステップ２），
（乗算８，制御ステップ３）の順に割り当てを選択し、
図４に示すように演算処理を各制御ステップに配置しス
ケジュール決定の処理を終了する。
４），（加算ｌ０，制御ステップｌ），（比較演算ｌ
１，制御ステップ４）の割り当てを選択する。以上の割
り当てが終った状熊において、残りの割り当ての組は
（乗算２，制御ステップｌ），（乗算５，制御ステップ
ｌ），（乗算５，制御ステップ２），（乗算８，制御ス
テップｌ），（乗算８，制御ステップ２），（乗算８，
制御ステップ３）の６通り存在する。しかし、これらの
乗算の割り当てはいずれも割り当て可能個数１の限度を
越えるものであるので割り当てられない。このように、
割り当てられる制御ステップが決定されていない演算が
存在し、かつ、割り当て可能個数（現在の場合には割り
当て可能個数１）を越えない割り当ての組が存在しない
場合には、割り当て可能個数にｌを加える（現在の場合
には割り当て個数２とする）。このとき、前述の６通り
の割り当ての組はいずれの割り当てを行なった場合に
も、割り当て可能個数の限度を越えることはない。そこ
で、この６通りのうち、自由度の総和の減少が最も少な
い、（乗算２，制御ステップｌ）の割り当てを選択す
る。以下同様にして、（乗算５，制御ステップ２），
（乗算８，制御ステップ３）の順に割り当てを選択し、
図４に示すように演算処理を各制御ステップに配置しス
ケジュール決定の処理を終了する。
【００２０】次に図１のスケジュール決定装置１０２の
一般的な動作について図５のフローチャートを参照して
さらに説明する。ただし各記号は下記のことを表す。
一般的な動作について図５のフローチャートを参照して
さらに説明する。ただし各記号は下記のことを表す。
【００２１】ｉ ・・・・・・ 演算の番号 ｊ ・・・・・・ 演算の種類の番号 ｋ ・・・・・・ 制御ステップの番号 ｆ（ｉ）・・・・ 番号ｉで示される演算の種類 ｃ ・・・・・・ 同一制御ステップに割り当てる同一
種類の演算の個数の限度 ｘjk ・・・・・ ｋ番目の制御ステップに割り当てら
れたｊ番目の種類の演算の個数 （ｉ，ｊ）・・・ 番号ｉの演算を制御ステップｋに割
り当てる割り当ての組 最初に、ｃ＝ｌに設定し、すべてのｊ，ｋに対するｘjk
を０とする（ステップＳ１）。割り当てられる制御ステ
ップが決定されていない演算が存在するか否かを判定す
る（ステップＳ２）。割り当てられる制御ステップが決
定されていない演算が存在する場合には、さらにｘ
f(i)k≦ｃなる割り当ての組（ｉ，ｋ）が存在するか否
か判定する（ステップＳ３）。ｘf(i)k≦ｃなる割り当
ての組（ｉ，ｋ）が存在する場合には、ｘf(i)k≦ｃな
るすべての割り当ての組（ｉ，ｋ）に対し、その割り当
てを選択したときの自由度の減少を計算し（ステップＳ
４）、その中から、自由度の減少がもっとも少なくなる
割り当ての組を選択し、選択した割り当ての組（ｉ，
ｋ）についてｘf(i)kにｌを加え（ステップＳ５）、ス
テップＳ２に戻る。
種類の演算の個数の限度 ｘjk ・・・・・ ｋ番目の制御ステップに割り当てら
れたｊ番目の種類の演算の個数 （ｉ，ｊ）・・・ 番号ｉの演算を制御ステップｋに割
り当てる割り当ての組 最初に、ｃ＝ｌに設定し、すべてのｊ，ｋに対するｘjk
を０とする（ステップＳ１）。割り当てられる制御ステ
ップが決定されていない演算が存在するか否かを判定す
る（ステップＳ２）。割り当てられる制御ステップが決
定されていない演算が存在する場合には、さらにｘ
f(i)k≦ｃなる割り当ての組（ｉ，ｋ）が存在するか否
か判定する（ステップＳ３）。ｘf(i)k≦ｃなる割り当
ての組（ｉ，ｋ）が存在する場合には、ｘf(i)k≦ｃな
るすべての割り当ての組（ｉ，ｋ）に対し、その割り当
てを選択したときの自由度の減少を計算し（ステップＳ
４）、その中から、自由度の減少がもっとも少なくなる
割り当ての組を選択し、選択した割り当ての組（ｉ，
ｋ）についてｘf(i)kにｌを加え（ステップＳ５）、ス
テップＳ２に戻る。
【００２２】ステップＳ３において、割り当てられる制
御ステップが決定されていない演算が存在し、ｘf(i)k
≦ｃなる割り当ての組（ｉ，ｋ）が存在しないときは、
ｃにｌを加え（ステップＳ６）、ステップＳ１に戻り、
前述の処理を繰り返す。ステップＳ２において、割り当
てられる制御ステップが決定されていない演算が存在し
ないときには、スケジュール決定の処理を終了する。
御ステップが決定されていない演算が存在し、ｘf(i)k
≦ｃなる割り当ての組（ｉ，ｋ）が存在しないときは、
ｃにｌを加え（ステップＳ６）、ステップＳ１に戻り、
前述の処理を繰り返す。ステップＳ２において、割り当
てられる制御ステップが決定されていない演算が存在し
ないときには、スケジュール決定の処理を終了する。
【００２３】
【発明の効果】以上説明したように本発明は、同一制御
ステップに配分される同一演算処理の数は最小とされて
いることにより、演算器はその最小の数に合わせればよ
く最小となる。また、可能な限り各制御ステップに同一
種類の演算をひとつずつ割り当てていくという手順があ
るため、同じ制御ステップに演算が集中することが回避
されている。さらに、制御ステップに割り当てることが
できる演算が複数あるときは、演算の自由度の減少が可
能な限り小さくなるような割り当てを優先的に行なうこ
とにより、割り当ての早い段階で演算の自由度を制限し
やむなく同一ステップに演算が集まってしまうというこ
とを積極的に回避できる。これらのことから明らかなよ
うに、本発明は、同一制御ステップに演算が集中するこ
とを回避でき、最終的に必要となる演算器数を低く抑え
るスケジューリング方法を提供できる。
ステップに配分される同一演算処理の数は最小とされて
いることにより、演算器はその最小の数に合わせればよ
く最小となる。また、可能な限り各制御ステップに同一
種類の演算をひとつずつ割り当てていくという手順があ
るため、同じ制御ステップに演算が集中することが回避
されている。さらに、制御ステップに割り当てることが
できる演算が複数あるときは、演算の自由度の減少が可
能な限り小さくなるような割り当てを優先的に行なうこ
とにより、割り当ての早い段階で演算の自由度を制限し
やむなく同一ステップに演算が集まってしまうというこ
とを積極的に回避できる。これらのことから明らかなよ
うに、本発明は、同一制御ステップに演算が集中するこ
とを回避でき、最終的に必要となる演算器数を低く抑え
るスケジューリング方法を提供できる。
【図１】本発明のスケジューリング方法の一実施例が適
用されたスケジュール決定システムを示すブロック図で
ある。
用されたスケジュール決定システムを示すブロック図で
ある。
【図２】図１の入力装置に与えられた一連の処理すべき
演算の具体例を模式的に示すデータフローグラフであ
る。
演算の具体例を模式的に示すデータフローグラフであ
る。
【図３】図２のデータフローグラフを自由度を含めて表
形式で示した図である。
形式で示した図である。
【図４】図２のデータフローグラフで示された各演算
が、本発明の実施例により各制御ステップに配分された
結果を表形式で示した図である。
が、本発明の実施例により各制御ステップに配分された
結果を表形式で示した図である。
【図５】本発明のスケジューリング方法の一実施例を示
すフローチャートである。
すフローチャートである。
１０１ 入力装置 １０２ スケジュール決定装置 １０３ 結果出力装置 １０４ 表示装置 Ｓ１〜Ｓ６ ステップ
フロントページの続き (56)参考文献 特開 平５−266129（ＪＰ，Ａ) 特開 平３−102571（ＪＰ，Ａ) 池田充郎、宮崎敏明，”メモリ割り付 け制約を考慮したスケジュールリング手 法”，情報処理学会研究報告（93−ＡＲ Ｃ−98），平成５年１月，第93巻，第６ 号，ｐ．65−72 (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (3)
- 【請求項１】 時間の経過に従って順次実行されるべき
制御ステップについて、その総数が与えられ、制御ステ
ップで実行される演算処理には時間的な半順序関係が規
定されている半導体集積回路の設計を行なうスケジュー
リング方法において、 前記演算処理のうち同一の制御ステップで実行される同
一種類の演算処理の数が最小となるように、前記演算処
理を各制御ステップに配分する割り当て手順を有するこ
とを特徴とするスケジューリング方法。 - 【請求項２】 前記割り当て手順においては、前記半順
序関係を維持しつつ同一種類の演算を、前記配分の自由
度を減少させない順に従い、また、与えられた割り当て
可能数の範囲で、各制御ステップに各演算を配分し、割
り当て可能数の範囲では配分不可能な種類の演算が発生
したときは、割り当て可能数を１増加させ、配分されず
に残された演算の配分を繰り返す請求項１記載のスケジ
ューリング方法。 - 【請求項３】 前記割り当て手順において与えられる割
り当て可能数の初期値は１である請求項１記載のスケジ
ューリング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02037793A JP3180984B2 (ja) | 1993-02-08 | 1993-02-08 | 半導体集積回路における処理動作のスケジューリング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02037793A JP3180984B2 (ja) | 1993-02-08 | 1993-02-08 | 半導体集積回路における処理動作のスケジューリング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06236415A JPH06236415A (ja) | 1994-08-23 |
| JP3180984B2 true JP3180984B2 (ja) | 2001-07-03 |
Family
ID=12025363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02037793A Expired - Fee Related JP3180984B2 (ja) | 1993-02-08 | 1993-02-08 | 半導体集積回路における処理動作のスケジューリング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3180984B2 (ja) |
-
1993
- 1993-02-08 JP JP02037793A patent/JP3180984B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 池田充郎、宮崎敏明，"メモリ割り付け制約を考慮したスケジュールリング手法"，情報処理学会研究報告（９３−ＡＲＣ−９８），平成５年１月，第９３巻，第６号，ｐ．６５−７２ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06236415A (ja) | 1994-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2564344B2 (ja) | 半導体集積回路の設計方式 | |
| JP3416877B2 (ja) | タスクを並列処理するための装置及び方法 | |
| US7277960B2 (en) | Incorporating constraints and preferences for determining placement of distributed application onto distributed resource infrastructure | |
| CN109544347B (zh) | 尾差分配方法、计算机可读存储介质及尾差分配系统 | |
| JP3180984B2 (ja) | 半導体集積回路における処理動作のスケジューリング方法 | |
| JP2008171153A (ja) | タスク管理装置 | |
| JP2002269162A (ja) | 動作合成方法 | |
| JP3602697B2 (ja) | 論理回路設計支援システム | |
| JPH05165397A (ja) | スケジューリング装置 | |
| JP3092550B2 (ja) | 処理フロー進捗管理システム及び処理フロー進捗管理方法 | |
| JP3323738B2 (ja) | ボリューム・データ計算方法及び装置並びにボリューム・データ可視化方法及び装置 | |
| JP3017300B2 (ja) | ファジー推論装置 | |
| JP2831717B2 (ja) | データパス表示装置 | |
| US5870603A (en) | Method and system for storing exponent codes in a multi-processor computer to produce putputs according to an execution schedule | |
| JP3223530B2 (ja) | データ転送命令生成処理方法 | |
| JP3964483B2 (ja) | 集積回路の論理シミュレーション方法 | |
| JP3536362B2 (ja) | 描画データ生成方法 | |
| JP2877086B2 (ja) | 回路図面生成装置及び回路図面生成方法 | |
| JPH10289332A (ja) | シミュレーションにおけるメッシュ再分割方法 | |
| JP4470110B2 (ja) | 高位合成方法およびシステム | |
| JPH1153325A (ja) | 負荷分散方法 | |
| JP2831742B2 (ja) | アーキテクチャ合成システム | |
| Kavianpour et al. | A systematic approach for mapping application tasks in hypercubes | |
| JPH0782440B2 (ja) | 論理合成の演算割り当て方法 | |
| JPH11272641A (ja) | レジスタ生成方法、レジスタ生成装置およびレジスタ生成プログラムを記録した記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |