JP2831717B2

JP2831717B2 - データパス表示装置

Info

Publication number: JP2831717B2
Application number: JP1231450A
Authority: JP
Inventors: 誠一西尾; 雄一黒澤; 貴久開發
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-09-08
Filing date: 1989-09-08
Publication date: 1998-12-02
Anticipated expiration: 2013-12-02
Also published as: JPH0395678A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は所定要素の表示構成に係るデータパス表示装
置に関する。

（従来の技術）近年、LSIの大規模化に伴い、設計効率の向上を目的
とした各種のCADシステムが開発されている。最近で
は、設計の初期段階からの支援を行うシステムとして、
ソフトウェア・アルゴリズムで記述された仕様を入力と
して、これを実現するハードウェア構成を生成するアー
キテクチャ合成システムも出現している。このようなシ
ステムにおいては、設計者は通常具体的なハードウェア
構成を意識することなく、実現したい機能のアルゴリズ
ムのみに着目して、汎用プログラミング言語と同様の構
文をを用いてハードウェアの仕様を記述する。システム
は、このような仕様記述を入力として、仕様記述中のオ
ペレーションの順序性，並列性を解析し、オペレーショ
ンの実行順序を決定する（スケジューリングと呼ぶ）。
続いて、その実行順序に従ってオペレーションを行うた
めに必要なハードウェア資源、即ち演算器，レジスタ等
の記憶要素，転送路の割当てを行う（データパス割当て
と呼ぶ）。これら一連の処理は、一定のアルゴリズムに
従って自動的に行われる。特に、記憶要素の割当てにつ
いていえば、変数と１対１に記憶要素をわりつけるので
はなく、より少ないハードウェア資源で実現するため
に、変数が有効である期間（ライフタイムと呼ぶ）を解
析し、ライフタイムの重ならない変数同士を共有化する
方法がとられている。このための手法としては、クリー
ク分割の手法を用いたもの，自動レイアウトのLeft−ed
geアルゴリズムの手法を用いたもの等が知られている。

しかしながら、上記の手法では、完全な最適解は得ら
れないこと、特定の変数を選択しこれについてできる限
り共有化を行っていくため、処理の最初のほうで選択さ
れた変数については多くの共有化が行われ対応する記憶
要素の転送路が複雑となり、処理の後の方で選択された
変数についてはあまり共有化が行われずバランスの悪い
データパス構成となってしまうこと等の問題がある。こ
のため、設計者は上記のシステムで生成されたデータパ
ス構造を図面化したデータパス図を基にして、データパ
スを人手で修正している。しかし、データパス構造中の
各記憶要素が仕様記述中のどの変数とどの変数とが共有
化されてできたものかを知るには、上記記憶要素割当て
プログロムの内部データをダンプして調べる必要があ
り、特に大規模な回路の設計では非常に手間がかかりか
つ読み間違い等による誤りも生じ易く、非常に効率が悪
いという問題があった。また、データパスを人手で修正
する際には、記憶要素の利用状況を知る必要があるが、
この情報を知るための有効な手段がないという問題もあ
った。

（発明が解決しようとする課題）この様に従来のデータパス修正作業においては、記憶
要素割当てプログラムをダンプする必要性や記憶要素の
利用状況を知る必要性があるため、非常に手間がかかる
という問題があった。

本発明は、上記の問題点に鑑みてなされたものであ
り、設計者が効率的にデータパスを修正するために有効
な情報を設計者に提供することを目的とする。

［発明の構成］（課題を解決するための手段）本発明のデータパス表示装置は、記憶要素の割当て結
果を記憶する記憶要素割当て記憶手段と、前記記憶要素
割当て記憶手段から各記憶要素に対応した前記仕様記述
中の変数名を求める変数名検索手段と、前記変数名検索
手段により検索した変数名をデータパス図上の前記記憶
要素に近接して表示する変数名表示手段とを有すること
を特徴としている。

（作用）上記構成の本発明においては、変数名検索手段が記憶
要素割当て記憶手段から各記憶要素に対応した前記仕様
記述中の変数名を求め、変数名表示種案が前記変数名検
索手段により検索した変数名をデータパス図上の前記記
憶要素に近接して表示する。

このようにして、設計者はデータパス図上での各記憶
要素が、仕様記述中のどの変数とどの変数とが共有化さ
れたものかを容易に知ることができ、効率的にデータパ
スの修正作業を行うことができる。

（実施例）以下、本発明の一実施例について図面を参照して説明
する。

第１図は本実施例に係わるデータパス表示装置の構成
を示すブロック図である。このデータパス表示装置は、
データパス表示部１と、変数名検索部２と、ライフタイ
ム検出部３と、変数名・ライフタイム表示部４と、デー
タパス図面情報記憶部11と、記憶要素割当て記憶部12
と、ライフタイム記憶部13とにより構成されている。

データパス表示部１は、データパスの接続情報からデ
ータパスの各構成要素の図面上の配置および各構成要素
間の配線とを行い、この結果をデータパス図面情報記憶
部11に格納するとともに図面出力を行う。第２図にデー
タパス図面の一部分の例を示し、第３図にこれに対応し
たデータパス図面情報記憶部11中の配置に関する情報の
内容を示す。ここで、座標は表示するハードウェア資源
の左下の座標とする。

変数名検索部２は、記憶要素の割当て結果を記憶して
いる記憶要素割当て記憶部12を基に、複数の変数を共有
化して割当てたレジスタに対しては、レジスタ名と対応
する変数名とを、その他のレジスタに対しては、レジス
タ名のみをライフタイム検出部３に送る。第２図のデー
タパス図面の部分に対応した記憶要素割当て記憶部12の
内容の例を第４図に示す。記憶要素割当て記憶部12は、
レジスタ名と変数名との２つの項目からなっており、複
数の変数を共有化して割当てたレジスタ（共有化レジス
タと呼ぶ）に対しては、変数名の項に共有化した変数名
が格納されている。また、変数の共有化が行われていな
いレジスタ（非共有化レジスタと呼ぶ）に対しては、レ
ジスタ名は仕様記述中の変数名と同じ名前となってお
り、対応する変数名の項目は空になっている。変数名検
索部２は、記憶要素割当て記憶部12を読み込み、レジス
タR1は変数v1,v2,v3を共有化して割当てた共有化レジス
タであるため、“R1（v1,v2,v3）”をライフタイム検出
部３に送る。また、レジスタv4は対応する変数名の項目
が空であり、非共有化レジスタであるため、“v4"をラ
イフタイム検出部３に送る。

ライフタイム検出部３は、変数名検索部２から共有化
レジスタ名と対応する変数名とが送られた場合は、ライ
フタイム記憶部13より各変数のライフタイムを求め、そ
の総和を算出し、非共有化レジスタ名がおくられた場合
は、ライフタイム記憶部13よりその変数のライフタイム
を求める。第５図に、ライフタイム記憶部13の内容の例
を示す。ここで、“D"は変数に値が代入されるステッ
プ、“R"は変数の値が参照されるステップ、“L"は変数
への値の代入から参照までの間の期間であり値を保持す
るステップ、“一”は変数が“D",“R",“L"のいずれで
もないデッドのステップを示す。また、ステップはサイ
クル・タイムに対応し，通常ハードウェアで実現する場
合“D"のサイクルではそのサイクルの最後の時刻でのク
ロックのエッジで値を取り込み、“R"のサイクルではそ
のサイクルの最後の時刻でのクロックのエッジのまで値
を保持していれば良い。このため、各変数の対になった
“D"から“R"までのライフタイムは、“D"から“R"まで
のステップ数から“1"ステップ減算したものとする。第
５図の例では、ライフタイム検出部３は、変数名検索部
２からまず“R1（v1,v2,v3）”が送られると、これは共
有化レジスタ名と対応する変数名であるから、ライフタ
イム記憶部13より変数“v1",“v2",“v3"のライフタイ
ム“2",“1",“1"を求め、その総和“4"を算出する。次
に、変数名検索部２からまず“v4"が送られ、これは非
共有化レジスタ名であるから、ライフタイム記憶部13よ
り変数“v4"のライフタイム“2"を求める。以上の結果
を、第６図に示す形式で、変数名・ライフタイム表示部
４に送出する。

変数名・ライフタイム表示部４は、第７図に示す処理
フローに従い処理を進める。まず、“reg R1,4"は、re
gコマンドであるから、第３図に示したデータパス図面
情報記憶部11より、レジスタR1の左下の座標（x1,y1）
を得て、それぞれX,Yに代入し、座標（X,Y＋５）にレジ
スタR1のライフタイム“4"を表示する（ステップS1〜S
3）。続いて、Ｘに“Ｘ＋13"を代入し、次のコマンドを
読む（ステップS4〜S5）。次のコマンドは、“varv1,2"
であり、regコマンドではないから、Ｙに“Ｙ−5"を代
入し、座標（X,Y）に変数名“v1"とそのライフタイム
“2"とを表示する（ステップS6〜７）。以下、同様に処
理を進めると、第８図に示すデータパス図が得られる。

レジスタR1は“v1",“v2",“v3"の３つの変数が共有
化されており、またその有効期間（ライフタイム）も
“4"と大きくなっている。これに対し、レジスタ“v4"
は、他の変数と共有化されておらず、かつ有効期間（ラ
イフタイム）も“2"と比較的小さい。このことから、レ
ジスタR1,v1のバランスが悪いことが容易に分かる。こ
のようにして、データパス構造中の各記憶要素が仕様記
述中のどの変数とどの変数とが共有化されてできたもの
か、また記憶要素の利用状況がどの程度かといった、デ
ータパスの修正に有効な情報を容易に得ることができ
る。

なお、本発明は上述した実施例に限定されるものでは
ない。

例えば、上記実施例では、データパス図面上のレジス
タの上下に対応する仕様記述中の変数名、ライフタイム
を表示するようにしたが、左右またはレジスタのボック
ス内に表示するようにしても良い。また、その際に、対
応する仕様記述中の変数名、ライフタイムは文字の大き
さを小さくする等して表示しても良い。

さらに、上記実施例では、ライフタイムを表示するよ
うにしているが、全ステップ（上記の例では“5"）に対
するライフタイムの割合で表示するようにしても良い。

［発明の効果］以上述べたように、本発明によれば、容易に、データ
パス修正に必要となる、データパス構造中の各記憶要素
に対応した仕様記述中の変数名に関する情報を得ること
ができる。これにより、効率的にデータパスの修正作業
を行うことができる。

【図面の簡単な説明】

第１図は本発明のデータパス表示装置のブロック図、第
２図はデータパス図面の一部分の例を示す図、第３図は
第２のデータパス図面の部分に対応したデータパス図面
情報記憶部11の中の配置に関する情報の内容を示す図、
第４図は第２図のデータパス図面の部分に対応した記憶
要素割当て記憶部12の内容の例を示す図、第５図はライ
フタイム記憶部13の内容の例を示す図、第６図はライフ
タイム検出部３の結果を示す図、第７図は変数名・ライ
フタイム表示部４の処理フローを示す図、第８図は本デ
ータパス表示装置によるデータパス図面の一部分の表示
例を示す図である。１……データパス表示部、２……変数名検索部、３……
ライフタイム検出部、４……変数名・ライフタイム表示
部、11……データパス図面情報記憶部、12……記憶要素
割当て記憶部、13……ライフタイム記憶部。

Claims

(57)【特許請求の範囲】

【請求項１】仕様記述から該仕様を満たすデータパス構
造を生成するシステムにおいて、記憶要素の割当て結果
を記憶する記憶要素割当て記憶手段と、この記憶要素割
当て記憶手段から各記憶要素に対応した前記仕様記述中
の変数名を求める変数名検索手段と、この変数名検索手
段により検索した変数名をデータパス図上の該当する記
憶要素とともに表示する変数名表示手段とを有すること
を特徴とするデータパス表示装置。