JP4470110B2 - 高位合成方法およびシステム - Google Patents
高位合成方法およびシステム Download PDFInfo
- Publication number
- JP4470110B2 JP4470110B2 JP2004317616A JP2004317616A JP4470110B2 JP 4470110 B2 JP4470110 B2 JP 4470110B2 JP 2004317616 A JP2004317616 A JP 2004317616A JP 2004317616 A JP2004317616 A JP 2004317616A JP 4470110 B2 JP4470110 B2 JP 4470110B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- scheduling
- loop
- logic circuit
- operations
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図1は本発明の第1実施形態による高位合成方法の概略的流れを示すフローチャートである。まず動作記述1を入力し、動作記述を解析してCDFG(コントロール/データフローグラフ)を生成する(S1)。続いて、ループ回避機能付きスケジューリングおよび演算器割り当てを実行し(S2)、その結果を基に、隣接するステップの境であるクロック境界を横切るデータ枝をレジスタに割り当てるレジスタ割当を行なう(S3)。そして、資源割当の結果に基づいてデータパスを生成し(S4)、各資源の入力セレクタを制御するコントローラを生成することで最終的なRTL回路を得る(S5)。
図2(A)は動作記述の一例を示す図であり、(B)はその動作記述を変換して生成されたコントロール/データフローグラフCDFGを示す図である。
CDFGが生成されると、ループ回避機能付きスケジューリングおよび演算器割当S2が実行される。スケジューリングでは、各演算の遅延時間を考慮して、同じステップに割り当てられたデータ依存のある演算の遅延の総和がクロック周期に収まるように各演算をステップに割り当てる必要がある。また同じステップである種類の演算を、指定した個数以下の演算器に割り当てるように制限をかける場合もある。
図3は本実施形態において演算をステップに割り当てる手順の一例を示すフローチャートであり、図4は図3における割当可否判定S22の一例を示すフローチャートである。演算をステップに割り当てる手順は、ステップsを一つずつ増やしながら全ての演算がステップに割り当てられるまで繰り返される。
図4は、図3における割り当て可否判定手順(S22)の詳細を示すフローチャートである。先ず、同種類の演算の個数が演算器の個数制限を超えているか否かを判断し(S27)、超えていなければ、演算器の遅延に基づいて同じステップに割り当てられているデータ依存のある演算の遅延の総和がクロック周期を超えているか否かを判断する(S28)。超えていなければ、続いて、仮に演算を演算器に割り当てたときにループができるか否かを判別する(S29)。すなわち、割り当てができる全ての演算器でループが発生する場合はその演算はこのステップに割り当てない(S30)、割り当てができる演算器でループが発生しない演算器が1つでもある場合はその演算はこのステップに割り当てられる(S31)と判断する。
図5は本実施形態で使用されるループ判定法を説明するためのフローグラフの一例を示す模式図である。図5において、CDFG上の演算(y1)を演算器(x1)に割り当てたときにループができる条件は次の通りである:
・CDFG上の演算(y1)の入力側のデータ依存が存在する同じステップの演算(y3,y4)が割当先の演算器(x1)の出力先に接続されている演算器グループG2のどこかに割り当てられている;あるいは
・演算(y1)の出力先のデータ依存が存在する同じステップの演算(y2,y5)が割当先の演算器(x1)の入力側に接続されている演算器グループG1のどれかに割り当てられている。
次に、図6および図7を参照しながら、スケジューリングおよび演算器割当の具体例を説明する。その際、必要に応じて図3および図4も参照する。
上述したようにスケジューリングと演算器割当が終了すると、1つのデータにつき1つの入力ピンまたは出力ピンを生成して割り当て、続いて、クロック境界を横切る有効枝を別途レジスタに割り当てる。違うクロック境界を横切る有効枝同士はレジスタを共有することができる。
資源割当の次にはデータパス生成S4を行う。データパス生成とはCDFGの有向枝に対応した配線を生成し、演算器またはレジスタにマルチプレクサを用いて選択的に接続する処理である。
データパス生成の次にはコントローラ生成S5を行う。コントローラ生成とは、データパス生成で生成されたマルチプレクサの選択制御信号を生成する処理である。
図11は本発明の第2実施形態による高位合成方法の概略的流れを示すフローチャートである。まず動作記述1を入力し、動作記述を解析してCDFG(コントロール/データフローグラフ)を生成する(S1)。続いて、スケジューリングを実行し(S10)、その結果を基に、ループ回避機能付き資源割り当てを実行する(S11)。そして、資源割当の結果に基づいてデータパスを生成し(S4)、各資源の入力セレクタを制御するコントローラを生成することで最終的なRTL回路を得る(S5)。
本実施形態におけるスケジューリングS10は、基本的には通常のスケジューリング手順を採用し、図3に示す手順に従って実行される。ただし、割当可否判定S22では、予め定められた演算の遅延総和および個数の制限に従って、選ばれた演算がそのステップに割り当てられるか否かを判断する(S22)。第1実施形態のような演算器の割当はスケジューリング時には行われない。その他の動作は既に説明したとおりであり、ステップsを一つずつ増やしながら全ての演算がステップに割り当てられるまで繰り返される(図3のS19〜S26参照)。
2.1)全体的フロー
図12は本発明の第2実施形態におけるループ回避機能付き資源割当の手順を示すフローチャートである。本実施形態の資源割当手順は、いくつかの演算を同時に割り当てる手順を含み、全ての演算を演算器に割り当てるまで繰り返される。
図13は、本実施形態における資源割当を説明するためのフローグラフおよび接続状態グラフの途中状態を示す模式図、図14は本実施形態における二部グラフ生成を説明するための模式図、図15は、本実施形態における資源割当により得られたフローグラフおよび接続状態グラフを示す模式図である。ここでは、図13の右側に図示されたスケジューリング済みCDFGを用いて、本実施形態による演算の演算器への割当の一例を具体的に説明する。
本発明による高位合成方法では、上述した第1実施形態のループ回避機能付きスケジューリングおよび演算器割当(S2)と、第2実施形態のループ回避機能付き資源割当(S11)と、を組み合わせることも可能である。
S3 レジスタ割当
S11 ループ回避機能付き資源割当
Claims (17)
- コンピュータにより、動作記述からレジスタ・トランスファ・レベル(RTL)の論理回路を自動生成するための高位合成方法において、
前記コンピュータによるスケジューリング・演算器割当手段が、前記動作記述から生成された演算およびデータの依存関係に基づいて各演算およびデータのスケジューリングを行う際に、前記スケジューリング時に前記演算をある時間ステップに割り当て可能か否かを判定し、割り当て可能であれば前記演算を演算器に割り当てた時にループが形成されるか否かを判定し、ループが形成されない演算器が存在しなければ前記演算を当該時間ステップに割り当てず、ループが形成されない演算器が存在すれば前記演算を当該時間ステップに割り当てるとともに当該演算器に割り当て、
前記コンピュータによる論理回路生成手段が前記スケジューリングおよび演算器割当の結果に基づいて前記論理回路を生成する、
ことを特徴とする高位合成方法。 - 前記スケジューリング時に前記演算を前記時間ステップに割り当て可能か否かは、前記時間ステップにおける当該演算の個数制限および遅延総和制限にしたがって判定されることを特徴とする請求項1に記載の高位合成方法。
- 前記ループが形成されるか否かは、
同じ時間ステップにおいて前記演算の入力側のデータ依存が存在する演算が割当先の演算器の出力先に接続されている演算器に割り当てられているか否か、かつ、
同じ時間ステップにおいて前記演算の出力先のデータ依存が存在する演算が割当先の演算器の入力側に接続されている演算器に割り当てられているか否かに、
よって判定されることを特徴とする請求項1または2に記載の高位合成方法。 - コンピュータにより、動作記述からレジスタ・トランスファ・レベル(RTL)の論理回路を自動生成するための高位合成方法において、
前記コンピュータによるスケジューリング手段が前記動作記述から生成された演算およびデータの依存関係に基づいて、各演算およびデータのスケジューリングを実行し、
前記コンピュータによる資源割当手段が、前記スケジューリング結果に基づいて、同一時間ステップ内の複数の演算であって互いにデータ依存のない未割り当て演算の集合を生成し、前記演算集合の演算が実行可能な演算器の集合を生成し、前記演算集合および前記演算器集合に基づいて、ループを回避しながら、前記演算集合の演算と前記演算器集合の演算器との組み合わせを決定し、前記決定された組み合わせに従って資源割り当てを実行し、
前記コンピュータによる論理回路生成手段が前記資源割り当ての結果を用いて前記論理回路を生成する、
ことを特徴とする高位合成方法。 - 前記資源割当手段は、
前記演算集合のある演算と前記演算器集合のある演算器とを仮に組み合わせたときにループが生成されるか否かを判定し、
ループが生成される場合には当該組み合わせを除外し、
前記演算集合と前記演算器集合との間のループが生成されない組み合わせのうち、最大マッチング数および最小コストを有する組み合わせを前記演算集合の演算と前記演算器集合の演算器との組み合わせとして決定する、
ことを特徴とする請求項4に記載の高位合成方法。 - コンピュータにより、動作記述からレジスタ・トランスファ・レベル(RTL)の論理回路を自動生成するための高位合成方法において、
前記コンピュータによるスケジューリング・演算器割当手段が、前記動作記述から生成された演算およびデータの依存関係に基づいて、ループを回避しながら、各演算およびデータのスケジューリングと前記演算の演算器への割当とを実行し、
前記コンピュータによる資源割当手段が、前記スケジューリング結果のみに基づいて、同一時間ステップ内の複数の演算であって互いにデータ依存のない未割り当て演算の集合を生成し、前記演算集合の演算が実行可能な演算器の集合を生成し、前記演算集合および前記演算器集合に基づいて、ループを回避しながら、前記演算集合の演算と前記演算器集合の演算器との組み合わせを決定し、前記決定された組み合わせに従って資源割り当てを実行し、
前記コンピュータによる論理回路生成手段が前記資源割り当ての結果を用いて前記論理回路を生成する、
ことを特徴とする高位合成方法。 - 前記スケジューリング・演算器割当手段は、
前記スケジューリング時に前記演算をある時間ステップに割り当て可能か否かを判定し、
割り当て可能であれば、前記演算を演算器に割り当てた時にループが形成されるか否かを判定し、
ループが形成されない演算器が存在すれば、前記演算を当該時間ステップに割り当てるとともに当該演算器に割り当て、
ループが形成されない演算器が存在しなければ、前記演算を当該時間ステップに割り当てないことを特徴とする請求項6に記載の高位合成方法。 - 前記資源割当手段は、
前記演算集合のある演算と前記演算器集合のある演算器とを仮に組み合わせたときにループが生成されるか否かを判定し、
ループが生成される場合には当該組み合わせを除外し、
前記演算集合と前記演算器集合との間のループが生成されない組み合わせのうち、最大マッチング数および最小コストを有する組み合わせを前記演算集合の演算と前記演算器集合の演算器との組み合わせとして決定する、
ことを特徴とする請求項6または7に記載の高位合成方法。 - コンピュータに、動作記述からレジスタ・トランスファ・レベル(RTL)の論理回路を自動生成するための高位合成を実行させるためのプログラムにおいて、
フローグラフ生成手段が前記動作記述から演算およびデータの依存関係を表すフローグラフを生成し、
スケジューリング・演算器割当手段が、前記フローグラフに基づいて各演算およびデータのスケジューリングを行う際に、前記スケジューリング時に前記演算をある時間ステップに割り当て可能か否かを判定し、割り当て可能であれば前記演算を演算器に割り当てた時にループが形成されるか否かを判定し、ループが形成されない演算器が存在しなければ前記演算を当該時間ステップに割り当てず、ループが形成されない演算器が存在すれば前記演算を当該時間ステップに割り当てるとともに当該演算器に割り当て、
論理回路生成手段が前記スケジューリングおよび演算器割当の結果に基づいて前記論理回路を生成する、
ように前記コンピュータを機能させることを特徴とする高位合成プログラム。 - コンピュータに、動作記述からレジスタ・トランスファ・レベル(RTL)の論理回路を自動生成するための高位合成を実行させるためのプログラムにおいて、
フローグラフ生成手段が前記動作記述から演算およびデータの依存関係を表すフローグラフを生成し、
スケジューリング手段が、前記フローグラフに基づいて各演算およびデータのスケジューリングを実行し、
資源割当手段が、前記スケジューリング結果に基づいて同一時間ステップ内の複数の演算であって互いにデータ依存のない未割り当て演算の集合を生成し、前記演算集合の演算が実行可能な演算器の集合を生成し、前記演算集合および前記演算器集合に基づいて、ループを回避しながら、前記演算集合の演算と前記演算器集合の演算器との組み合わせを決定し、前記決定された組み合わせに従って資源割り当てを実行し、
論理回路生成手段が前記資源割り当ての結果を用いて前記論理回路を生成する、
ように前記コンピュータを機能させることを特徴とする高位合成プログラム。 - コンピュータに、動作記述からレジスタ・トランスファ・レベル(RTL)の論理回路を自動生成するための高位合成を実行させるためのプログラムにおいて、
フローグラフ生成手段が前記動作記述から演算およびデータの依存関係を表すフローグラフを生成し、
スケジューリング・演算器割当手段が、前記フローグラフに基づいて、ループを回避しながら、各演算およびデータのスケジューリングと前記演算の演算器への割当とを実行し、
資源割当手段が、前記スケジューリング結果のみに基づいて、同一時間ステップ内の複数の演算であって互いにデータ依存のない未割り当て演算の集合を生成し、前記演算集合の演算が実行可能な演算器の集合を生成し、前記演算集合および前記演算器集合に基づいて、ループを回避しながら、前記演算集合の演算と前記演算器集合の演算器との組み合わせを決定し、前記決定された組み合わせに従って資源割り当てを実行し、
論理回路生成手段が前記資源割り当ての結果を用いて前記論理回路を生成する、
ように前記コンピュータを機能させることを特徴とする高位合成プログラム。 - 動作記述からレジスタ・トランスファ・レベル(RTL)の論理回路を自動生成するための高位合成システムにおいて、
プログラムを格納するメモリと、前記プログラムを実行するためのコンピュータと、を有し、
前記プログラムは、
フローグラフ生成手段が前記動作記述から演算およびデータの依存関係を表すフローグラフを生成し、
スケジューリング・演算器割当手段が、前記フローグラフに基づいて各演算およびデータのスケジューリングを行う際に、前記スケジューリング時に前記演算をある時間ステップに割り当て可能か否かを判定し、割り当て可能であれば前記演算を演算器に割り当てた時にループが形成されるか否かを判定し、ループが形成されない演算器が存在しなければ前記演算を当該時間ステップに割り当てず、ループが形成されない演算器が存在すれば前記演算を当該時間ステップに割り当てるとともに当該演算器に割り当て、
論理回路生成手段が前記スケジューリングおよび演算器割当の結果に基づいて前記論理回路を生成する、
ように前記コンピュータを機能させる、
ことを特徴とする高位合成システム。 - 動作記述からレジスタ・トランスファ・レベル(RTL)の論理回路を自動生成するための高位合成システムにおいて、
プログラムを格納するメモリと、前記プログラムを実行するためのコンピュータと、を有し、
前記プログラムは、
フローグラフ生成手段が前記動作記述から演算およびデータの依存関係を表すフローグラフを生成し、
スケジューリング手段が、前記フローグラフに基づいて各演算およびデータのスケジューリングを実行し、
資源割当手段が、前記スケジューリング結果に基づいて同一時間ステップ内の複数の演算であって互いにデータ依存のない未割り当て演算の集合を生成し、前記演算集合の演算が実行可能な演算器の集合を生成し、前記演算集合および前記演算器集合に基づいて、ループを回避しながら、前記演算集合の演算と前記演算器集合の演算器との組み合わせを決定し、前記決定された組み合わせに従って資源割り当てを実行し、
論理回路生成手段が前記資源割り当ての結果を用いて前記論理回路を生成する、
ように前記コンピュータを機能させる、
ことを特徴とする高位合成システム。 - 動作記述からレジスタ・トランスファ・レベル(RTL)の論理回路を自動生成するための高位合成システムにおいて、
プログラムを格納するメモリと、前記プログラムを実行するためのコンピュータと、を有し、
前記プログラムは、
フローグラフ生成手段が前記動作記述から演算およびデータの依存関係を表すフローグラフを生成し、
スケジューリング・演算器割当手段が、前記フローグラフに基づいて、ループを回避しながら、各演算およびデータのスケジューリングと前記演算の演算器への割当とを実行し、
資源割当手段が、前記スケジューリング結果のみに基づいて、同一時間ステップ内の複数の演算であって互いにデータ依存のない未割り当て演算の集合を生成し、前記演算集合の演算が実行可能な演算器の集合を生成し、前記演算集合および前記演算器集合に基づいて、ループを回避しながら、前記演算集合の演算と前記演算器集合の演算器との組み合わせを決定し、前記決定された組み合わせに従って資源割り当てを実行し、
論理回路生成手段が前記資源割り当ての結果を用いて前記論理回路を生成する、
ように前記コンピュータを機能させる、
ことを特徴とする高位合成システム。 - コンピュータにより、動作記述からレジスタ・トランスファ・レベル(RTL)の論理回路を自動生成するための高位合成方法において、
前記コンピュータによるスケジューリング・演算器割当手段が、前記動作記述から生成された演算およびデータの依存関係に基づいて、ループを回避しながら、各演算およびデータのスケジューリングと前記演算の演算器への割当とを実行し、
前記コンピュータによる資源割当手段が、前記スケジューリング結果に基づいて、同一時間ステップ内の複数の演算であって互いにデータ依存のない未割り当て演算の集合を生成し、前記演算集合の演算が実行可能な演算器の集合を生成し、前記演算集合および前記演算器集合に基づいて、ループを回避しながら、前記演算集合の演算と前記演算器集合の演算器との組み合わせを決定し、前記決定された組み合わせに従って資源割り当てを実行し、
前記コンピュータによる論理回路生成手段が前記資源割り当ての結果を用いて前記論理回路を生成する、
ことを特徴とする高位合成方法。 - コンピュータに、動作記述からレジスタ・トランスファ・レベル(RTL)の論理回路を自動生成するための高位合成を実行させるためのプログラムにおいて、
フローグラフ生成手段が前記動作記述から演算およびデータの依存関係を表すフローグラフを生成し、
スケジューリング・演算器割当手段が、前記フローグラフに基づいて、ループを回避しながら、各演算およびデータのスケジューリングと前記演算の演算器への割当とを実行し、
資源割当手段が、前記スケジューリング結果に基づいて、同一時間ステップ内の複数の演算であって互いにデータ依存のない未割り当て演算の集合を生成し、前記演算集合の演算が実行可能な演算器の集合を生成し、前記演算集合および前記演算器集合に基づいて、ループを回避しながら、前記演算集合の演算と前記演算器集合の演算器との組み合わせを決定し、前記決定された組み合わせに従って資源割り当てを実行し、
論理回路生成手段が前記資源割り当ての結果を用いて前記論理回路を生成する、
ように前記コンピュータを機能させることを特徴とする高位合成プログラム。 - 動作記述からレジスタ・トランスファ・レベル(RTL)の論理回路を自動生成するための高位合成システムにおいて、
プログラムを格納するメモリと、前記プログラムを実行するためのコンピュータと、を有し、
前記プログラムは、
フローグラフ生成手段が前記動作記述から演算およびデータの依存関係を表すフローグラフを生成し、
スケジューリング・演算器割当手段が、前記フローグラフに基づいて、ループを回避しながら、各演算およびデータのスケジューリングと前記演算の演算器への割当とを実行し、
資源割当手段が、前記スケジューリング結果に基づいて、同一時間ステップ内の複数の演算であって互いにデータ依存のない未割り当て演算の集合を生成し、前記演算集合の演算が実行可能な演算器の集合を生成し、前記演算集合および前記演算器集合に基づいて、ループを回避しながら、前記演算集合の演算と前記演算器集合の演算器との組み合わせを決定し、前記決定された組み合わせに従って資源割り当てを実行し、
論理回路生成手段が前記資源割り当ての結果を用いて前記論理回路を生成する、
ように前記コンピュータを機能させる、
ことを特徴とする高位合成システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004317616A JP4470110B2 (ja) | 2004-11-01 | 2004-11-01 | 高位合成方法およびシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004317616A JP4470110B2 (ja) | 2004-11-01 | 2004-11-01 | 高位合成方法およびシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006127346A JP2006127346A (ja) | 2006-05-18 |
JP4470110B2 true JP4470110B2 (ja) | 2010-06-02 |
Family
ID=36722013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004317616A Expired - Fee Related JP4470110B2 (ja) | 2004-11-01 | 2004-11-01 | 高位合成方法およびシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4470110B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5267376B2 (ja) * | 2009-08-07 | 2013-08-21 | 日本電気株式会社 | 動作合成装置、動作合成方法、ならびに、プログラム |
-
2004
- 2004-11-01 JP JP2004317616A patent/JP4470110B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006127346A (ja) | 2006-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10089426B2 (en) | Logic circuit generation device and method | |
JP4397744B2 (ja) | 半導体集積回路の高位合成方法 | |
US7107568B2 (en) | System and method for reducing wire delay or congestion during synthesis of hardware solvers | |
US6493863B1 (en) | Method of designing semiconductor integrated circuit | |
US20070168902A1 (en) | Method for high-level synthesis of semiconductor integrated circuit | |
JP2012181852A (ja) | タスク処理のスケジューリング方法及びこの方法を適用するための装置 | |
JP3722351B2 (ja) | 高位合成方法およびその実施に使用される記録媒体 | |
JP4165712B2 (ja) | データフローグラフの同一サブグラフ検出装置、高位合成装置、データフローグラフの同一サブグラフ検出方法、データフローグラフの同一サブグラフ検出制御プログラムおよび可読記録媒体 | |
JP3765923B2 (ja) | ハードウェア合成方法およびハードウェア合成装置並びにハードウェア合成プログラムを記録した記録媒体 | |
JP4204039B2 (ja) | 動作合成システム、動作合成方法、制御プログラム、可読記録媒体、論理回路の製造方法および論理回路 | |
JP4647533B2 (ja) | 演算処理装置、演算処理装置の内部構成決定方法および演算処理システム | |
JP2013539143A (ja) | 論理時刻ベクトルに基づくタスクの実行をスケジュールするためのシステム | |
Amellal et al. | Scheduling of a control data flow graph | |
JP2007034888A (ja) | 機能ユニットにおいて不必要な電力消費を最小限に抑えるためのデータ経路の割振りのための方法および装置 | |
JP4470110B2 (ja) | 高位合成方法およびシステム | |
JP2009025973A (ja) | 動作合成装置、半導体集積回路の製造方法、動作合成方法、動作合成制御プログラムおよび可読記録媒体 | |
JP2008171153A (ja) | タスク管理装置 | |
JP3370304B2 (ja) | 高位合成システム、高位合成方法、および、高位合成方法の実施に使用される記録媒体 | |
US6532584B1 (en) | Circuit synthesis method | |
Bergamaschi et al. | Scheduling under resource constraints and module assignment | |
Papa et al. | Automatic large-scale integrated circuit synthesis using allocation-based scheduling algorithm | |
JP7400833B2 (ja) | トポロジー設計装置、トポロジー設計方法、及びプログラム | |
JPH1031693A (ja) | 専用アプリケーション・サブシステムの合成方法 | |
JP3602697B2 (ja) | 論理回路設計支援システム | |
Hara-Azumit et al. | Clock-constrained simultaneous allocation and binding for multiplexer optimization in high-level synthesis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100204 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100217 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4470110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |