JPH0290215A - 定電圧発生回路 - Google Patents
定電圧発生回路Info
- Publication number
- JPH0290215A JPH0290215A JP24275988A JP24275988A JPH0290215A JP H0290215 A JPH0290215 A JP H0290215A JP 24275988 A JP24275988 A JP 24275988A JP 24275988 A JP24275988 A JP 24275988A JP H0290215 A JPH0290215 A JP H0290215A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- mos
- source
- voltage
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000037230 mobility Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は定電圧発生回路に関し、特に６７丁型と呼ばれ
る定電圧発生回路に関する。
る定電圧発生回路に関する。
従来、この種の定電圧発生回路は、第３図に示すように
、基板及びソースを共通接続しゲートに出力電圧端子Ｔ
ｏを接続したＮチャネルの第１のＭＯＳトランジスタＱ
１と、基板及びソースをＭＯＳトランジスタＱ１の基板
及びソースに共通接続しゲートを第１の電源電圧端子で
ある接地電位端子に接続しＭＯＳトランジスタＱ１と異
なる閾値電圧をもつＮチャネルの第２のＭＯＳトランジ
スタＱ２と、これらＭＯＳトランジスタＱｔ、Ｑｚの負
荷となるＰチャネルのＭＯＳトランジスタＱｓ、Ｑ４と
、ＭＯＳトランジスタＱｓ、Ｑ！のソースと接地電位端
子との間に接続され九Ｎチャネルの第３のＭＯＳトラン
ジスタＱｓとを備えた差動入力部ＩＢと、ゲートを差動
入力部ＩＢの出力端と接続しソースを第２の電源電圧端
子（電源電圧ＶＤＤ）に接続しドレインを出力電圧端子
Ｔｏに接続したＰチャネルの第４のＭＯＳトランジスタ
Ｑ、とソースを接地電位端子に接続しドレインを出力電
圧端子Ｔｏに接続したＮチャネルの第５のＭＯ８トラン
ジスタＱ７とを備えた増幅部２と、ソースを第２の電源
電圧端子に接続しゲートを接地電位端子に接続したＰチ
ャネルの第６のＭＯＳトランジスタＱ・とソースを接地
電位端子に接続しドレイン及びゲートをＭＯＳトランジ
スタＱａのドレインに共通接続し九Ｎチャネルの第７の
ＭＯＳトランジスタＱ９とを備えこのＭＯＳトランジス
タＱ−のゲートをＭＯＳトランジスタＱａ、Ｑγのゲー
トと接続してこれらと共にカレントミラー回路を形成し
てＭＯＳトランジスタＱｓ、Ｑｔに所定の電流を供給す
る定電流発生部３とを有する構成となっている。
、基板及びソースを共通接続しゲートに出力電圧端子Ｔ
ｏを接続したＮチャネルの第１のＭＯＳトランジスタＱ
１と、基板及びソースをＭＯＳトランジスタＱ１の基板
及びソースに共通接続しゲートを第１の電源電圧端子で
ある接地電位端子に接続しＭＯＳトランジスタＱ１と異
なる閾値電圧をもつＮチャネルの第２のＭＯＳトランジ
スタＱ２と、これらＭＯＳトランジスタＱｔ、Ｑｚの負
荷となるＰチャネルのＭＯＳトランジスタＱｓ、Ｑ４と
、ＭＯＳトランジスタＱｓ、Ｑ！のソースと接地電位端
子との間に接続され九Ｎチャネルの第３のＭＯＳトラン
ジスタＱｓとを備えた差動入力部ＩＢと、ゲートを差動
入力部ＩＢの出力端と接続しソースを第２の電源電圧端
子（電源電圧ＶＤＤ）に接続しドレインを出力電圧端子
Ｔｏに接続したＰチャネルの第４のＭＯＳトランジスタ
Ｑ、とソースを接地電位端子に接続しドレインを出力電
圧端子Ｔｏに接続したＮチャネルの第５のＭＯ８トラン
ジスタＱ７とを備えた増幅部２と、ソースを第２の電源
電圧端子に接続しゲートを接地電位端子に接続したＰチ
ャネルの第６のＭＯＳトランジスタＱ・とソースを接地
電位端子に接続しドレイン及びゲートをＭＯＳトランジ
スタＱａのドレインに共通接続し九Ｎチャネルの第７の
ＭＯＳトランジスタＱ９とを備えこのＭＯＳトランジス
タＱ−のゲートをＭＯＳトランジスタＱａ、Ｑγのゲー
トと接続してこれらと共にカレントミラー回路を形成し
てＭＯＳトランジスタＱｓ、Ｑｔに所定の電流を供給す
る定電流発生部３とを有する構成となっている。
また、ＰチャネルのＭＯＳトランジスタＱｓ ｔ Ｑ
４１Ｑｓ、Ｑｓの基板は全て第２の電源電圧端子に接続
され、ＮチャネルのＭＯＳトランジスタＱｓｅ Ｑｔ
＊Ｑ、の基板は全て接地電位端子に接続されている。
４１Ｑｓ、Ｑｓの基板は全て第２の電源電圧端子に接続
され、ＮチャネルのＭＯＳトランジスタＱｓｅ Ｑｔ
＊Ｑ、の基板は全て接地電位端子に接続されている。
差動入力部ＩＢのＭＯＳトランジスタＱ、、Ｑ、の基板
の電位がこれらＭＯＳトランジスタＱｓ 、 Ｑ−自身
のソース電位になっていた理由は、温度変化等によシ各
ＭＯＳトランジスタＱｈＱｚの動作条件が変化しても、
基板・ソース間電圧が変化しないので閾値電圧の基板・
ソース間電圧依存性による閾値電圧の変化がなく、従っ
て回路設計時の回路特性変動要因を減らせることができ
るためである。
の電位がこれらＭＯＳトランジスタＱｓ 、 Ｑ−自身
のソース電位になっていた理由は、温度変化等によシ各
ＭＯＳトランジスタＱｈＱｚの動作条件が変化しても、
基板・ソース間電圧が変化しないので閾値電圧の基板・
ソース間電圧依存性による閾値電圧の変化がなく、従っ
て回路設計時の回路特性変動要因を減らせることができ
るためである。
上述した従来の定電圧発生回路は、ＭＯＳ）ランシスタ
Ｑ□ｖＱｔの基板がそれ自身のソースに共通接続された
構成となっているので、回路設計時の回路特性変動要因
を減らせることができるものの出力電圧ｖｏ′の温度変
動率が大きいという欠点がある。
Ｑ□ｖＱｔの基板がそれ自身のソースに共通接続された
構成となっているので、回路設計時の回路特性変動要因
を減らせることができるものの出力電圧ｖｏ′の温度変
動率が大きいという欠点がある。
次に、この理由について説明する。
この褌の回路では、ＭＯＳトランジスタは飽和領域で動
作するよう設計されているので、ＭＯＳトランジスタの
ドレイン電流よりは、 と表わされる。これら（２） 、 （３）式を■。８に
ついて解いて で表わされるものと考えて良い。但し、μは移動度、虜
は単位面積当シのゲート容量、Ｌ及びＷはそれぞれチャ
ネル長及びチャネル幅、ＶＧＳはゲート・ソース間電圧
、■Ｔは閾値電圧である。
作するよう設計されているので、ＭＯＳトランジスタの
ドレイン電流よりは、 と表わされる。これら（２） 、 （３）式を■。８に
ついて解いて で表わされるものと考えて良い。但し、μは移動度、虜
は単位面積当シのゲート容量、Ｌ及びＷはそれぞれチャ
ネル長及びチャネル幅、ＶＧＳはゲート・ソース間電圧
、■Ｔは閾値電圧である。
今、各ＭＯ８トランジスタのμ、Ｌ％Ｗ％ＩＤ５ｖｃｓ
ｓ ■Ｔを、それぞれのトランジスタ記号の添字と同
じ添字を付して示す（即ち、例えばμ菫はＭＯＳトラン
ジスタＱ１の移動度を示す）ものとする。
ｓ ■Ｔを、それぞれのトランジスタ記号の添字と同
じ添字を付して示す（即ち、例えばμ菫はＭＯＳトラン
ジスタＱ１の移動度を示す）ものとする。
Ｍ０８ト５ン−）スタＱｔ 、Ｑ−のドレイン電流は、
（１）式からそれぞれ であるから、温度がΔＴ変化した時ＶＧＳがΔＶＧＩ９
変化したとすると と表わされるから、出力電圧■ｏ′の変化Δｖｏ′は従
って、 ・・・・・・・・・ （８） となる。
（１）式からそれぞれ であるから、温度がΔＴ変化した時ＶＧＳがΔＶＧＩ９
変化したとすると と表わされるから、出力電圧■ｏ′の変化Δｖｏ′は従
って、 ・・・・・・・・・ （８） となる。
ＭＯＳトランジスタＱｓ、Ｑ４のＷ／Ｌ比がｐ：９％Ｍ
Ｏ８トランジスタＱ＊、Ｑ５のＷ／Ｌ比が１：α、即ち であるとすると、’ＤＩ ” より３ ＋ ＩＤ、＝
ＩＤ４ ＊ ■Ｄｌ ＋ＩＤＩ＝ＩＤ５であるから、 となる。この時 であるから、結局（８）式の出力電圧ＶＯ′の変化Δ■
０′は、入力段のＭＯＳトランジスタＱｓ 、 Ｑｔ及
び電流源用のＭＯＳトランジスタＱ９の閾値電圧並びに
移動度の温度変動によりて決まるといえる。
Ｏ８トランジスタＱ＊、Ｑ５のＷ／Ｌ比が１：α、即ち であるとすると、’ＤＩ ” より３ ＋ ＩＤ、＝
ＩＤ４ ＊ ■Ｄｌ ＋ＩＤＩ＝ＩＤ５であるから、 となる。この時 であるから、結局（８）式の出力電圧ＶＯ′の変化Δ■
０′は、入力段のＭＯＳトランジスタＱｓ 、 Ｑｔ及
び電流源用のＭＯＳトランジスタＱ９の閾値電圧並びに
移動度の温度変動によりて決まるといえる。
今、通常市販されている定電圧発生回路に使用されてい
るＭＯＳトランジスタのなかから一例を選んでその値を
（８）式に代入して出力電圧ｖｏ′の変化△ｖｏ′を計
算すると、 となる。
るＭＯＳトランジスタのなかから一例を選んでその値を
（８）式に代入して出力電圧ｖｏ′の変化△ｖｏ′を計
算すると、 となる。
従って、ＭＯＳトランジスタのＷ／Ｌ比を最適に設計す
ることによって、理想的には出力電圧ｖｏ′の変化ΔＶ
ｏ’をＯにすることができる。
ることによって、理想的には出力電圧ｖｏ′の変化ΔＶ
ｏ’をＯにすることができる。
しかし、ここで問題が生じる。即ち、上記の計算結果か
ら解るように、ＭＯＳトランジスタのＷＺＬ比で調整さ
れるのは、αυ式中第１，２項の差即ち、入力段のＭＯ
ＳトランジスタＱｔ、Ｑｔの閾値電圧の温度変動分の差
−１２Ｘ １Ｏ−３−（−〇、９ Ｘ １０−”）であ
るが、その差は０．ｌＸ１０”−３のオーダーであシ、
ＭＯＳトランジスタＱ＋、Ｑｔの閾値電圧の温度変動の
誤差が±１０％程度あるとすれば、結果として±０．ｌ
Ｘ１０−”のオーダーの出力変動が生じる。
ら解るように、ＭＯＳトランジスタのＷＺＬ比で調整さ
れるのは、αυ式中第１，２項の差即ち、入力段のＭＯ
ＳトランジスタＱｔ、Ｑｔの閾値電圧の温度変動分の差
−１２Ｘ １Ｏ−３−（−〇、９ Ｘ １０−”）であ
るが、その差は０．ｌＸ１０”−３のオーダーであシ、
ＭＯＳトランジスタＱ＋、Ｑｔの閾値電圧の温度変動の
誤差が±１０％程度あるとすれば、結果として±０．ｌ
Ｘ１０−”のオーダーの出力変動が生じる。
本発明の目的は、出力電圧の温度変動率を小さくするこ
とができる定電圧発生回路を提供することにある。
とができる定電圧発生回路を提供することにある。
本発明の定電圧発生回路は、基板を特定固定電位端に接
続しゲートを出力電圧端子に接続した一導電型の第１の
ＭＯＳトランジスタと、基板及びゲートを前記特定固定
電位端に接続しソースを前記第１のＭＯＳトランジスタ
のソースと共通接続しこの第１のＭＯＳトランジスタと
異なる閾値電圧をもつ一導電型の第２のＭＯＳトランジ
スタと、前記第１及び第２のＭＯＳトランジスタのソー
スと第１の電源電圧端子との間に接続された一導電型の
第３のＭＯＳトランジスタとを備えた差動入力部と、ゲ
ートをこの差動入力部の出力端に接続しドレインを前記
出力電圧端子に接続した導電型の第４のＭＯＳトランジ
スタとソースを前記第１の電源電圧端子に接続しドレイ
ンを前記出力電圧端子に接続した第５のＭＯＳトランジ
スタとを備えた増幅部と、逆導電型の第６のＭＯＳトラ
ンジスタと一導電型の第７のＭＯＳトランジスタとを備
え前記第３及び第５のＭＯＳトランジスタと共にカレン
トミラー回路を形成して前記第３及び第５のＭＯＳトラ
ンジスタに所定の電流を流す定電流発生部とを有してい
る。
続しゲートを出力電圧端子に接続した一導電型の第１の
ＭＯＳトランジスタと、基板及びゲートを前記特定固定
電位端に接続しソースを前記第１のＭＯＳトランジスタ
のソースと共通接続しこの第１のＭＯＳトランジスタと
異なる閾値電圧をもつ一導電型の第２のＭＯＳトランジ
スタと、前記第１及び第２のＭＯＳトランジスタのソー
スと第１の電源電圧端子との間に接続された一導電型の
第３のＭＯＳトランジスタとを備えた差動入力部と、ゲ
ートをこの差動入力部の出力端に接続しドレインを前記
出力電圧端子に接続した導電型の第４のＭＯＳトランジ
スタとソースを前記第１の電源電圧端子に接続しドレイ
ンを前記出力電圧端子に接続した第５のＭＯＳトランジ
スタとを備えた増幅部と、逆導電型の第６のＭＯＳトラ
ンジスタと一導電型の第７のＭＯＳトランジスタとを備
え前記第３及び第５のＭＯＳトランジスタと共にカレン
トミラー回路を形成して前記第３及び第５のＭＯＳトラ
ンジスタに所定の電流を流す定電流発生部とを有してい
る。
次に、本発明の実施について図面を参照して説明する。
第１図は本発明の第１の実施例を示す回路図である。
この実施例が第３図に示された従来の定電圧発生回路と
相違する点は、差動入力部１のＭＯ８トランジスタＱｘ
−（ｈの基板の接続点を、従来はこれらＭＯＳトランジ
スタＱｔ、Ｑ−自身のソースであったものを、特定固定
電位端子、即ちこの実施例では接地電位端子にした点に
ある。
相違する点は、差動入力部１のＭＯ８トランジスタＱｘ
−（ｈの基板の接続点を、従来はこれらＭＯＳトランジ
スタＱｔ、Ｑ−自身のソースであったものを、特定固定
電位端子、即ちこの実施例では接地電位端子にした点に
ある。
次に、この実施例によシ、出力電圧ｖｏの温度変動率が
低減する理由について説明する。
低減する理由について説明する。
今、ＭＯＳト９ンジスタＱｔ、Ｑ−の閾値電圧の基板・
ソース間電圧依存係数をそれぞれに、、に！とすると、
＋６） 、 ｌ力式から と表わすことができるから、出力電圧ｖＯの変化Δ■ｏ
は、 となるので、ΔＶｏ／ΔＴがＯになるようにトランジス
タのＷ／Ｌを設計すればよい。
ソース間電圧依存係数をそれぞれに、、に！とすると、
＋６） 、 ｌ力式から と表わすことができるから、出力電圧ｖＯの変化Δ■ｏ
は、 となるので、ΔＶｏ／ΔＴがＯになるようにトランジス
タのＷ／Ｌを設計すればよい。
故に、この実施例においては、従来例に比べＭＯＳトラ
ンジスタＱ１．Ｑ！の閾値電圧の温度による変化率の差
が、基板・ソース間電圧依存係数の関わる１ ／ （１
＋ Ｋｓ ） ＊ １ ／ （１＋ Ｋｍ ）の分だけ
各項が小さくなる。〔従来技術〕の項で一例として使っ
たトランジスタでは、 Ｋ １＝ ０．３ ・旧・団・ 翰に＊
＝ ０．１５ ・・・・・・・・・ Ｑυ
であるので、これを（１１弐に代入して（８）式及びそ
の数値例ａｅ式と比較すると、右辺〔〕内の値は、第１
項、第２項の差は、小さい方の値の第２項が（ｉ十に、
）／ （１＋に雪）だけ大きくなるので小さくなシ、第
３項、第４項の差は、小さい係数の第４項が同様に大き
くなるので小さくすることができ、全体として小さくす
ることができる。即ち、第１項と第２項及び第３項と第
４項とが互いに打消すように作用する。しかも右辺全体
に１７ （１＋Ｋｔ ）がかけられるので、出力電圧Ｖ
Ｏの温度変化率ΔＶｏ／ΔＴを従来例よシ小さくするこ
とができる。
ンジスタＱ１．Ｑ！の閾値電圧の温度による変化率の差
が、基板・ソース間電圧依存係数の関わる１ ／ （１
＋ Ｋｓ ） ＊ １ ／ （１＋ Ｋｍ ）の分だけ
各項が小さくなる。〔従来技術〕の項で一例として使っ
たトランジスタでは、 Ｋ １＝ ０．３ ・旧・団・ 翰に＊
＝ ０．１５ ・・・・・・・・・ Ｑυ
であるので、これを（１１弐に代入して（８）式及びそ
の数値例ａｅ式と比較すると、右辺〔〕内の値は、第１
項、第２項の差は、小さい方の値の第２項が（ｉ十に、
）／ （１＋に雪）だけ大きくなるので小さくなシ、第
３項、第４項の差は、小さい係数の第４項が同様に大き
くなるので小さくすることができ、全体として小さくす
ることができる。即ち、第１項と第２項及び第３項と第
４項とが互いに打消すように作用する。しかも右辺全体
に１７ （１＋Ｋｔ ）がかけられるので、出力電圧Ｖ
Ｏの温度変化率ΔＶｏ／ΔＴを従来例よシ小さくするこ
とができる。
第２図は本発明の第２の実施例を示す回路図である。こ
の実施例は、第１及び第２のＭＯＳトランジスタをＰチ
ャネル型によシ実現したもので、これに伴なって各ＭＯ
８トランジスタの導電型及びその接続が第１の実施例と
は異なるが、基本動作は第１の実施例と同等である。
の実施例は、第１及び第２のＭＯＳトランジスタをＰチ
ャネル型によシ実現したもので、これに伴なって各ＭＯ
８トランジスタの導電型及びその接続が第１の実施例と
は異なるが、基本動作は第１の実施例と同等である。
以上説明したように本発明は、第１及び第２のＭＯＳト
ランジスタの基板電位を特定固定電位とすることによシ
、温度変化による基板・ソース間電圧変化によって起こ
る閾値電圧の基板・ソース間電圧依存性による閾値電圧
変化が、温度変化による閾値電圧変化を打消す作用をす
るので、出力電圧の温度変動率を小さくすることができ
る効果がある。
ランジスタの基板電位を特定固定電位とすることによシ
、温度変化による基板・ソース間電圧変化によって起こ
る閾値電圧の基板・ソース間電圧依存性による閾値電圧
変化が、温度変化による閾値電圧変化を打消す作用をす
るので、出力電圧の温度変動率を小さくすることができ
る効果がある。
第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例を示す回路図、第３図は従来の定電圧発生回路の一
例を示す回路図である。 １ ＋ ＩＡ Ｉ １Ｂ・・・・・・差動入力部、２，
２Ａ・・・・・・増幅部、３，３人・・・・・・定電流
発生部、Ｑｌ−Ｑｓ ＋ Ｑｌｌ〜Ｑｓａ・・・・・・
ＭＯＳトランジスタ。 代理人 弁理士 内 原 晋
施例を示す回路図、第３図は従来の定電圧発生回路の一
例を示す回路図である。 １ ＋ ＩＡ Ｉ １Ｂ・・・・・・差動入力部、２，
２Ａ・・・・・・増幅部、３，３人・・・・・・定電流
発生部、Ｑｌ−Ｑｓ ＋ Ｑｌｌ〜Ｑｓａ・・・・・・
ＭＯＳトランジスタ。 代理人 弁理士 内 原 晋
Claims (1)
- 基板を特定固定電位端に接続しゲートを出力電圧端子に
接続した一導電型の第１のＭＯＳトランジスタと、基板
及びゲートを前記特定固定電位端に接続しソースを前記
第１のＭＯＳトランジスタのソースと共通接続しこの第
１のＭＯＳトランジスタと異なる閾値電圧をもつ一導電
型の第２のＭＯＳトランジスタと、前記第１及び第２の
ＭＯＳトランジスタのソースと第１の電源電圧端子との
間に接続された一導電型の第３のＭＯＳトランジスタと
を備えた差動入力部と、ゲートをこの差動入力部の出力
端に接続しドレインを前記出力電圧端子に接続した逆導
電型の第４のＭＯＳトランジスタとソースを前記第１の
電源電圧端子に接続しドレインを前記出力電圧端子に接
続した第５のＭＯＳトランジスタとを備えた増幅部と、
逆導電型の第６のＭＯＳトランジスタと一導電型の第７
のＭＯＳトランジスタとを備え前記第３及び第５のＭＯ
Ｓトランジスタと共にカレントミラー回路を形成して前
記第３及び第５のＭＯＳトランジスタに所定の電流を流
す定電流発生部とを有することを特徴とする定電圧発生
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63242759A JP2927803B2 (ja) | 1988-09-27 | 1988-09-27 | 定電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63242759A JP2927803B2 (ja) | 1988-09-27 | 1988-09-27 | 定電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0290215A true JPH0290215A (ja) | 1990-03-29 |
| JP2927803B2 JP2927803B2 (ja) | 1999-07-28 |
Family
ID=17093847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63242759A Expired - Fee Related JP2927803B2 (ja) | 1988-09-27 | 1988-09-27 | 定電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2927803B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109034A (ja) * | 2005-10-14 | 2007-04-26 | New Japan Radio Co Ltd | 定電流回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140824A (ja) * | 1982-02-17 | 1983-08-20 | Hitachi Ltd | 基準電源 |
| JPS61138318A (ja) * | 1984-12-10 | 1986-06-25 | Nec Corp | 基準電圧発生回路 |
-
1988
- 1988-09-27 JP JP63242759A patent/JP2927803B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140824A (ja) * | 1982-02-17 | 1983-08-20 | Hitachi Ltd | 基準電源 |
| JPS61138318A (ja) * | 1984-12-10 | 1986-06-25 | Nec Corp | 基準電圧発生回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007109034A (ja) * | 2005-10-14 | 2007-04-26 | New Japan Radio Co Ltd | 定電流回路 |
| JP4694942B2 (ja) * | 2005-10-14 | 2011-06-08 | 新日本無線株式会社 | 定電流回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2927803B2 (ja) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4477737A (en) | Voltage generator circuit having compensation for process and temperature variation | |
| US4301380A (en) | Voltage detector | |
| JP2002055724A (ja) | 実質的に温度非依存性の電流を生成する方法およびその実施を許容するデバイス | |
| EP0138823B2 (en) | A current source circuit having reduced error | |
| US6043718A (en) | Temperature, supply and process-insensitive signal-controlled oscillators | |
| US6133780A (en) | Digitally tunable voltage reference using a neuron MOSFET | |
| JPH0290215A (ja) | 定電圧発生回路 | |
| JP3531129B2 (ja) | 電源回路 | |
| US6815997B2 (en) | Field effect transistor square multiplier | |
| JPH02114308A (ja) | 定電圧発生回路 | |
| US6246288B1 (en) | Operational amplifier | |
| US6400185B2 (en) | Fixed transconductance bias apparatus | |
| US5831465A (en) | Variable delay circuit | |
| US8179199B2 (en) | Transistor resistor and associated method | |
| KR20180014309A (ko) | 액티브 소자를 이용하여 온도 변화가 보상되도록 하는 전류 발생 회로 | |
| JP2003273672A (ja) | 差動増幅回路 | |
| JPH02176811A (ja) | 基準電圧発生回路 | |
| JPH02174418A (ja) | 比較回路 | |
| JP2001127569A (ja) | ミュート回路 | |
| US6538511B2 (en) | Operational amplifier including a right-half plane zero reduction circuit and related method | |
| JP2701331B2 (ja) | バイアス回路 | |
| JP2615005B2 (ja) | 半導体集積回路 | |
| JPH09130232A (ja) | 半導体集積回路装置 | |
| JPS60194603A (ja) | Ｃｍｏｓ技術により実現された、出力段のための集積増幅器 | |
| JP3052039B2 (ja) | 入力アンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |