JPS60194603A - Ｃｍｏｓ技術により実現された、出力段のための集積増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は０ＭＯ３技術を使いＩＣの形で実現されること
を目的どした増幅器の出力段に関する。

小さな信号の増幅での直線性がよいことと、静止状態の
とき（無人力信号時は）電流が流れず出力の段の電力の
消費がわずかであることを併せ持つために、出力段をＡ
Ｂ級増幅器で機能させることが時々行なわれる。つまり
、ＡＢ級は、静止点が（Ｂ級の場合にそうであるように
）０ではなく、そして、その静止点での電力消費が供給
可能な最大電力の半分以下である。それに対し、Ａ級で
は静止点での電力消費がこの値より多くなる。ＡＢ級と
同様にＢ級では、原則として゛プッシュプル″′接続さ
れた２つのトランジスタを使用する。つまり１つのトラ
ンジスタは正の電流を受け、もう１つのトランジスタは
負の電流を受ける。

ヨーロッパ特許第００５２０４０号はＡＢ級で全く満足
なように機能する出力段の例を開示している。

しかし、電圧差動増幅の段を機能させるには、以下の２
種類の不都合がある。必要空間が比較的大きいこと（複
数のトランジスタが必要になる）と、差動段の応答時間
が含まれるので、応答時間が大きくなることである。

そこで、本発明は、公知の回路の不都合、とりわけ以上
に述べられた２つの不都合を除くため、ＡＢ級で機能し
、ＣＭＯＳ技術により実現される出力段を提供せんとす
るものである。

この出力段は、入力と、出力と、２つの給電端子と、２
つの給電端子の間に直列に接続された第１タイプのチャ
ンネルの第１Ｍ０３）ランジスタと第２Ｍ０３）ランジ
スタを含み、出力は、第１ＭＯ３）ランジスタのソース
と第２Ｍ０３）ランジスタのドレインの接合点から引き
出される。第１Ｍ０３）ランジスタのソースとゲートは
それぞれ、同じタイプのチャンネルを持つ第３Ｍ０３）
ランジスタのソースとゲートに接続され、その第３Ｍ０
３）ランジスタのドレインは第１の電流源に接続され、
第１及び第３Ｍ０３）ランジスタのゲートは出力段の入
力に接続される。第４のＭＯＳトランジスタは、異なる
タイプのチャンネル型であり、そのソースは第３のＭＯ
Ｓ）ランジスタのドレインに接続され、そのドレインは
第２の電流源及び第２のＭＯＳ）ランジスタのゲートに
接続される。

このようにして、出力段の入力電圧が後続のトランジス
タにより写し出され、出力電圧が電圧差動増幅器により
後続のトランジスタの出力電圧に制御される替わりに、
本発明では、出力電圧は、プッシュプル装置を持つ第１
トランジスタの中を流れる電流により制御される。つま
り第１トランジスタ内を流れる電流が、再生トランジス
タの中に再生され、しかも該電流がプッシュプル装置の
他のトランジスタのゲートバイアス源の電流に匹敵する
。その結果、段の信号の入力により、直接命令された再
生トランジスタの中で電流変化は、プッシュプル装置の
第２のトランジスタのバイアス電圧を変化する電流変化
を生せしめる。

本回路はとりわけ単純であり、その上、入力信号に対し
て非常に素早く応答する。何故なら、正の交番人力に対
しては、入力信号がプッシュプル装置のトランジスタの
ゲートに直接入力され、一方、負の交番人力に対しては
、入力信号が直ちに電流の変化を惹起し、その電流の変
化がプッシュプル装置のもう一つのトランジスタのゲー
トを負荷するからである。

本発明の他の特徴及び利点は、本発明による出力段を描
いた添付図面を参照してなされる以下の詳細な説明から
明らかとなろう。

添付図面には、２つの給電端子をＡＳＢで示す。

入力段（図示されていない信号の前置増幅器の出力を受
ける）はＥ１出力はＳ、出力とく端子Ａと端子Ｂの電位
間の中間固定電位を持つ）端子Ｍの間に接続される負荷
（好ましい容量性負荷）をＬと示す。

ＭＯＳ　）ランジスタＮＩとＭＯＳ）ランジスタＮ２の
両方とも、図示の例では、Ｎチャンネル型であり、プッ
シュプル装置を形成する。ＭＯｓトランジスタＮ１のド
レインは端子Ａに接続され、トランジスタＮ１のソース
はトランジスタＮ２のドレインと出力Ｓに接続され、ト
ランジスタＮ２のソースは端子Ｂに接続される。

トランジスタＮ３は、Ｎチャンネルで、そのゲートは入
力Ｅ及びトランジスタＮ、のゲートに接続され、トラン
ジスタＮ３のソースはトランジスタＮ１のソースに接続
される。そして、トランジスタＮ３のドレインは、給電
端子Ａから出た電流をドレインにもたらす定電流源ＩＣ
，に接続される。

それにはトランジスタＮ、のドレインが同様にして、Ｐ
チャンネルのＭＯＳ）ランジスタＰ４のソースに接続さ
れ、ＭＯＳ　）ランジスタＰ、のドレインは定電流源Ｉ
Ｃ２に接続され、その電流源ＩＣ，は端子Ｂに定常電流
を流す。トランジスタＰ４はＰチャンネル型で、そのゲ
ートには、給電端子Ａ、ｌ！：Ｂの電位の中間的な固定
分圧電圧Ｖ　ｐ　ｏ　Ｌが供給されている。更に、トラ
ンジスタＮ２のゲートはトランジスタＰ４のドレインに
接続されている。

トランジスタＮｌ、Ｎ２、Ｎ３、Ｐ、内の電流は、それ
ぞれ１１、Ｉ２、Ｉ３、■、と示されている。そこで、
電流ｒｌＦｔ　Ｉ　Ｃ＋とＩＣ，の電流は、これらの電
流を参照して示される。負荷への出力電流はＩｓと示し
、プッシュプル装置の第２のトランジスタＮ２のゲート
へ循環することのできる過渡電流を１と示す。

回路は以下の方法により機能する。

■　静止中、つまり入力Ｅに電圧変化がないときは、ト
ランジスタＮ３の電流はＩ３＝　Ｉ　Ｃ，−ＩＣ。

であり、この値は電流源ＩＣ＋及びＩＣ，により与えら
れる。トランジスタＮ、の電流はＩ、＝ＫＩ３二Ｋ　（
Ｉ　Ｃ１１Ｃｚ）である。但し、ＫはトランジスタＮ、
とＮ３の相対寸法により決まる比である。

従って、静止中の出力Ｓの電圧は、一定した遅れを持っ
て、入力Ｅの電圧に依存し、その結果、電流Ｉ３と１１
は上記で定義された値を保つ。

ＩＣ２とＩＣ，の電流の値を、例えばＩＣ，−２ＩＣ２
と選択し、トランジスタＮ、とＮ３の相対的な幾何形状
を選択することにより、段の静止中の電流１１、■、が
任意に定められる。

■　入力端子が増大すると、この電圧は瞬時にトランジ
スタＮ１とＮ３のゲートに入力され、これら２つのトラ
ンジスタのゲート−ソース電圧を増大させ、従って同時
に比例して電流■１とＩ３を増大させる。

Ｉ３の増加は、定電流ＩＣ，と増加する電流■３との間
の差から起こる電流Ｉ４の減少となって表われる。この
電流■４は、本来、電流ＩＣ２となるもので、電流Ｉ４
の低下を補償する唯一の可能性は、トランジスタＮ２の
ゲートから電流（負の電流ｉ）を（過渡的に）流すこと
である。

言い換えるならば、段の入力電圧が増大した結果、電流
Ｉ３の増加は、負荷電圧を出力するトランジスタＮ２の
ゲートの放電となって表われる。この放電は、迅速に該
トランジスタのゲート−ソースの電圧降下、つまり電流
Ｉ２の降下となって表われる。

従って、電流■３と１１の増加と電流■２の低下が同時
に起こり、そこから負荷への出力電流ｌ５（Ｉｓ−１１
＋Ｉ＋Ｉ　−Ｉ２）の増加が起こる。出力Ｓの電圧が人
力の電圧を（常に同じ一定の遅れをもって）再現するよ
うに十分高くなるや否や、この電流は迅速に安定する。

何故ならば、そのとき電流Ｉ３と１１は静止時の値に戻
り、補償電流は０になり、トランジスタＮ２のゲートは
放電を止める。

■　出力電圧が低下すると、この電圧は瞬時にトランジ
スタＮＩとＮ３のゲートに入力され、ゲート−ソースの
電圧を低下し、同時に比例して電流工、とＩ３を低下さ
せる。

前述と同種の方法で、この電流Ｉ３の低下は、過渡補償
電圧を必然的に伴う。今度は、放電ではなくトランジス
タＮ、のゲートが、電圧により充電される。

その結果、電圧■２は増加し、電流Ｉ、とＩ、の低下と
重ね合わされ、出力電流Ｉｓ（Ｉｓ＝　Ｉ　＋　＋　Ｉ
　３−Ｉ２）の低下を生み、同時に出力の電圧が低下し
、低下する入力電圧に従属するようになる。

回路は、負荷りが容量である場合がとりわけ好ましい。

何故なら出力段が電圧利得を持たないが、人力印加電圧
信号に応じて、多量の電流を供給することが可能だから
である。

入力電圧が急激に変化する際のチャタリングを避けるた
めに、トランジスタＮ２のゲート−ソース間、あるいは
ゲート−ドレイン間に、安定化用コンデンサを接続する
ことによって、トランジスタＮ２の応答時間を操作して
増加させることが可能である。

トランジスタＮ２の幾何寸法が大きければ大きいほど、
入力電圧が低下するとき、多量の電流Ｉ２を流すことが
可能となる。つまり、もしＩ２が静止のときの値Ｉ＋＋
１３の２倍に達することが可能なら、出力電流Ｉ、はそ
のとき、（Ｉ＋＋Ｉｓ）から−〇ＩＩ＋Ｉ３）の間を変
動することが可能である。

【図面の簡単な説明】

第１図は本発明による出力段を示す回路図である。 （主な参照番号） Ａ、Ｂ・・給電端子、 Ｎ＋ＳＮｚ、Ｎ３・・ＮチャンネルのＭＯＳトランジス
タ、 Ｅ・・入力、　Ｓ・・出力、 ＩＣｐＳＩＣｍ・・電流源、 Ｐ、・・ＰチャンネルのＭＯＳ　）ランジスタ、■、・
・負荷への出力電流、 Ｉ８、Ｉ２、Ｉ８、Ｉ４・・トランジスタＮ、−Ｎ３、
Ｐ４の電流、 Ｍ・・端子、　Ｌ・・負荷 ■、。、・・固定分圧電圧 代　理　人　弁理士　新居　正彦 同　上　江尻　ひろ子

Claims (2)

【特許請求の範囲】
1. （１）入力（Ｅ）と、出力（Ｓ）と、２つの給電端子（
   ＡとＢ）と、該２つの給電端子の間に直列に配列された
   、第１（Ｎ）型のチャンネルの第１Ｍ０３）ランジスタ
   及び第２Ｍ０３）ランジスタ（Ｎ＋とＮりを備え、前記
   出力（Ｓ）が第１トランジスタ（Ｎ１）のソースと第２
   トランジスタ（Ｎ、）のドレインとの接続点から引き出
   され、ＡＢ級で機能する出力段を備え、ＭＯＳ技術で実
   現される増幅器であり、第１トランジスタのソースとゲ
   ートがそれぞれ同じタイプのチャンネルの第３Ｍ０８）
   ランジスタ（Ｎ３）のソースとゲートに接続され、第３
   　ＭＯＳトランジスタ（Ｎ３）のドレインは、第１の電
   流源（ＩＣ，）に接続され、第１並びに第３のトランジ
   スタのゲートは出力段の入力（Ｅ）に接続され、第１の
   チャンネルとは異なるチャンネル型の第４のＭＯＳ）ラ
   ンジスタ（Ｐ４）が設けられ、そのソースは第３のトラ
   ンジスタのドレインに接続され、第４のトランジスタの
   ドレインは第２の電流源（ＩＣ２）並びに第２のトラン
   ジスタのゲートに接続されていることを特徴とする増幅
   器。
2. （２）第１の電流源Ｈｃ＋）が第２の電流源のほぼ２倍
   の電流を供給することを特徴とする特許請求の範囲第１
   項に記載の発振器。